篮球竞赛30秒计时器实验报告

1、精选优质文档-倾情为你奉上 课程设计说明书课程设计名称： 11级电子课程设计报告 课程设计题目： 篮球竞赛30s计时器 学 院 名 称： 信工学院 专业： 班级： 学号： 姓名： Visual逆 评分： 教师： 20 13 年 5 月 11 日摘要时钟是人类日常生活中必不可少的工具，本设计从日常生活中常见的事物入手，通过对计时器的设计，不仅可以锻炼我们的动手能力，而且可以加深我们对单片机的认识和激发我们对科学的热爱。本课程设计设计了篮球竞赛30秒计时器。此计时器功能齐全，可以直接清零、启动、暂停和连续以及具有光电报警功能，同时应用了七段数码管来显示时间。此计时器的设计采用模块化结构，主要由以下

2、3个组成，即计时模块、控制模块、以及译码显示模块。在设计此计时器时，采用模块化的设计思想，使设计起来更加简单、方便、快捷。此电路是一时钟产生，触发，倒计时计数，译码显示为主要功能，在此结构的基础上，构造主体电路和辅助电两路个部分。关键字 计时器 光电报警 模块化目录前言 5第一章 篮球三十秒计时器设计要求及方案比较 61.1设计要求 61.2方案比较 6第2章 系统组成及工作原理 82.1 系统组成 82.2 工作原理 8 2.2.1 脉冲发生器 8 2.2.2 译码显示 9 2.2.3 计时器 10 2.2.1 控制器 12 2.2.1 报警器 12 第三章 单元电路设计、参数计算、器件选择

3、 123.1 脉冲电路 13 3.2 译码显示电路 13 3.3 计时电路 14 3.4控制电路 15 3.5 报警电路 16第四章 设计过程调试及测试结果分析 17 4.1课程电路设计阶段 17 4.2 电路仿真阶段 17 4.3 制作阶段 17 4.3 调试与排故阶段 17第五章 总结 18参考文献 19附录一：管脚图 20附录二：元件清单23附录三：总设计电路图 24前言在篮球比赛中，规定了球员的持球时间不能超过30秒（现在规定为24秒），否则就犯规了。本课程设计的“篮球竞赛30秒计时器”，可用于篮球比赛中，一旦球员的持球时间超过了30秒，它自动的报警从而判定此球员的犯规。 本设计主要能

4、完成：显示30秒倒计时功能；系统设置外部操作开关，控制计时器的直接清零、启动和暂停/连续功能；在直接清零时，数码管显示器灭灯；计时器为30秒递减计时其计时间隔为1秒；计时器递减计时到零时，数码显示器不灭灯，同时发出光电报警信号。 实现方案：应用双时钟加、减同步可逆计数器74LS192来实现倒计时功能,在功能选择过程中选择减计数功能。在显示零秒亮灯报警电路中，应用组合电路及二极管发光条件来实现该功能。显示电路用74LS48译码及7段数码管来显示倒计时。第一章 篮球三十秒计时器设计要求及方案比较1.1 设计要求课题名称:篮球三十秒计时器基本要求:1、具有显示三十秒计时功能;2、设置外部操作开关,控

5、制计数器的直接清零,启动和暂停/连续功能; 3、在直接清零时,要求数码显示器灭灯; 4、计时器为三十秒递减时,计时间隔为一秒;5、计时器递减计时到零时,数码显示不能灭灯,同时发出光电报警信号。主要参考元器件：NE55574LS16174LS192 。1.2 方案比较 本课程设计中，我们组接触到了两个脉冲信号发生电路的方案，两个方案如下：方案一是电路由14位二进制串行计数器/分频器和振荡器CD4060、BCD同步加法计数器CD4518构成的秒信号发生器。            

6、         电路中利用CD4060组成两部分电路。一部分是14级分频器，其最高分频数为16384；另一部分是由外接电子表用石英晶体、电阻及电容构成振荡频率为32768Hz的振荡器。震荡器输出经14级分频后在输出端Q14上得到1/2秒脉冲并送入由1/2 CD4518构成的二分频器，分频后在输出断Q1上得到秒基准脉冲。方案二是用555定时器构成一个多谐振荡器，为电路提供芯片工作的脉冲信号。其电路图如下： 图1-1 555构成的秒脉冲发生器方案选择:由于本课程设计中对秒脉冲信号的精度要求并不是很高，并且方案二中用C

7、D4060和分频器构成的基准秒脉冲发生电路较于前者要复杂的多，并且第一种方案更具有更少的经济支出，所以，我们选用了方案二，用555定时器构成电路中的脉冲信号发生器。 第二章 系统组成及工作原理2.1 系统组成本课程设计主要包括秒脉冲发生电路、计数电路、数码显示电路和报警电路、控制电路。其系统设计框图如下：LED显示脉冲发射器计时器译码器清零置数暂停/继续图2-1系统设计框图2.2工作原理2.2.1脉冲发生器设计中采用NE555来产生一秒的脉冲信号。555是一种模拟和数字功能相结合的中规模集成器件。其产生脉冲的原理为：用555定时器构成多谐振荡器电路如图(2-2-a)所示。电路没有稳态

8、,只有两个暂稳态,也不需要外加触发信号,利用电源VCC通过R1和R2向电容器C充电,使uC逐渐升高,升到2VCC/3时,uO跳变到低电平,放电端D导通,这时,电容器C通过电阻R2和D端放电,使uC下降,降到VCC/3时,uO跳变到高电平,D端截止,电源VCC又通过R1和R2向电容器C充电。如此循环,振荡不停, 电容器C在VCC/3和2VCC/3之间充电和放电,输出连续的矩形脉冲,其波形如图(2-2-b)所示。8 476 555 321 5R1R2ucC+VDDuo0.01µFtuo0tw2tw1tuc0T 图2-2-a 图2-2-b2.2.2译码显示译码显示电路由74ls48和共阴极

9、七段LED显示器组成。4LS48为4线七段译码器/驱动器（BCD输入，有上拉电阻），其输出端（YaYg）为高电平有效，可驱动灯缓冲器或共阴极VLED。 当要求输出015时，消隐输入（BI）应为高电平或开路，对于输出为0时还要求脉冲消隐输入（RBI）为高电平或者开路。 当BI为低电平时，不管其它输入端状态如何，YaYg均为低电平。 当RBI和地址端（A0A3）均为低电平，并且灯测试输入端（LT）为高电平时，Ya Yg为低电平，脉冲消隐输出（RBO）也变为低电平。 当BI为高电平或开路时，LT为低电平可使YaYg均为高电平。引出端符号： A-D 译码地址输入端 BI/RBO 消隐输入（低电平有效）

10、/脉冲消隐输出（低有效） LT 灯测试输入端（低电平有效） RBI 脉冲消隐输入端（低电平有效） a-g 段输出 图2-3 74LS48管脚图2.2.3计时器计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。74LS192 为可预置的十进制同步加/减计数器（双时钟），其清除端是异步的。当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能；预置是异步的，当置入控制端（PL）为低电平时，不管时钟CP的状态如何，输出端（Q0Q3）即可预置成与数据输入端（P0P3）相一致的状态；计数

11、是同步的，靠CPD、CPU同时加在4个触发器上而实现。在CPD、CPU上升沿作用下Q0Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用CPD或CPU，此时另一个时钟应为高电平。 当计数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时，错位输出端（TCD）输出一个低电平脉冲，其宽度为CPD低电平部分的低电平脉冲。 当把TCD和TCU分别连接后一级的CPD、CPU，即可进行级联图2-4 74LS192管脚图引出端符号 TCD (BO) 错位输出端（低电平有效）TCU(CO) 进位输出端（低电平有效） CPD

12、 (DOWN) 减计数时钟输入端（上升沿有效） CPU (UP) 加计数时钟输入端（上升沿有效） MR (CLR) 异步清除端 P0P3 (A-D) 并行数据输入端 PL （LOAD） 异步并行置入控制端（低电平有效） Q0Q3 (QA-QD) 输出端2.2.4控制电路控制电路是整个电路的核心，其实现的功能主要有：控制系统暂停/继续、清0和置30。通过组合电路来实现相关的控制。2.2.5报警电路LED灯亮的条件为：计数器处在输出为00的情况下。而74LS192的借位输出端BO此时输出为0，所以可以利用这个输出来使得发光二极管发光，达到报警的触发。第三章 单元电路设计、参数计算、器件选择3.1

13、秒脉冲电路图3-1 555构成的秒脉冲发生器 秒脉冲发生篮球30秒计时器的总体参考方案框图如图2-2所示。秒脉器产生的信号是要经过控制电路才能输入给计时器，由于本设计对秒信号要求并不太高，故电路可采用555集成电路与非门组成的多谐振荡器构成。 设计要求产生一个1s的脉冲信号来作为电路的CP脉冲信号。通过NE55的脉冲周期计算公式：T=(R1+2R2)C2（其中C为图2-2中的C2，2取值0.693）可算出要产生1秒的CP脉冲，取值可分别为：R1=15K欧姆，R2=68K欧姆，C1=1F,C2=0.1F。3.2译码显示电路A、B、C、D分别接74LS192的信号输出端。图3-2译码显示电路图3.

14、3计时器电路 本课程设计采用的倒计时30秒计时器如下所示：图 3-3计时器电路通过两片74LS192的级联来实现一个30进制的计数器：低位BO端接高位DOWN端。当低位片从0跳到9时，高位片进位加一，直到实现三十秒的计数功能。由于是倒计时，所以74LS192的加计数器信号输入端UP应该加上高电平。本设计中的30秒只需将两计数器的输入端分别置为0011和0000即可，采用同步置数的方式来实现30置数。因为74LS192是十进制的计数器，所以当倒计时为0时，计数器会跳到99，我们采用一个控制电路（控制CP的输入，当倒计时到30时CP输入断开）来解决这个问题，最后让显示器停在30秒处。3.4控制电路

15、置30：计时器计时时LOAD端是接高电平的，当要置为30的时候，只需将LOAD端接地。如图 2-7计时器电路所示。清0：CLR端为0的时候计数器正常计时，将CLR接高电平就能将计时器的输出变为0.如图 2-7计时器电路所示。暂停/继续：如图所示图 3-4暂停/继续控制电路图暂停与继续控制电路是通过控制CP脉冲输入低位74LS192的DOWN来实现的，当开关J3如图所示时，为继续，此时与非门U8B输出为1，在还未计时到00时U6A的第二个输入端为高电平，所以输入低位74LS192的CP脉冲还在继续输入，即继续倒计时；当开关J3接上端时，U7A输出为1，进而U8B输出为0，U6A输出就一直为0，所

16、以输入低位74LS192的CP脉冲一直为0，达到了暂停的效果。3.5报警电路LED灯亮的条件为：计数器处在输出为00的情况下。而74LS192的借位输出端BO此时输出为0，所以可以利用这个输出来达到报警的触发。图 3-5报警电路图第4章 设计过程、调试与排故 4.1课程电路设计阶段：查阅了大量的资料以后先确定了整个课程设计分为了几个部分，然后再确定哪个部分是重点，将其模块化，一个一个模块去设计。找出所有要用到的芯片，查阅并记录其管脚信息及注意事项。开始先要着手解决的是倒计时30秒的一个计时器的设计，然后解决清0和置30这两项控制功能，为了检验即使其是否成功，那就要完成译码显示电路，给计时器输入

17、仪器自带的秒信号，检验计数器是否正常工作。再在上述电路中加上暂停/继续功能控制端，再系统给的秒信号作用下工作正常后，接着就是最后一步了：利用555芯片把秒信号发生器制作出来。4.2电路仿真阶段：在上述过程中确定的电路图放到仿真软件Quartus上去仿真，确定是否无误。4.3实验板连接电路阶段：利用仿真无误的电路图到实验板上去连接，此步骤必须细心以及有耐心，不容有一点小错误，否则整个电路都将崩溃。由于实验仪器及器件的限制，有些功能电路的实现及操作都有所变化，例如实现暂停与继续的一个双刀双掷采用了两个逻辑开关互补输入的方法实现的，以及一些外加电阻的连接方法也要有所新方法。4.4调试与排故阶段：调试

18、中出现了如下两个问题 显示电路故障：连接好电路后，启动计时器发现输出置30后输出的3少了最上面的一横，其他数字也是少了最上面的一横，所以我们认为是译码器与数码管的连接电路有关，在排除接线的问题后，找出问题是由于安装数码管的电路板出问题了，在换了数码管的安装位置后，重新连线，这个问题就得到了解决。脉冲发生器故障：在启动计时器后发现计时器跳动不稳定，有时候一次跳动3下，有时候又正常显示倒计时，由于在用系统提供的秒信号没有出现这个问题，那么就是555产生的秒信号不稳定，于是对555的电阻取值重新计算，以及555连接线路的检查，最后这个问题也得到了解决。 第5章 总结此次数字逻辑课程设计是理

19、论与实践相结合的最好形式。在课题的完成过程中要求设计者要有坚实的理论基础和很强的动手能力。在设计过程中，通过自主查找数据和相关资料，接触到了很多新鲜的东西。经过这次课程设计，让我们明白了一个电子产品的制作是多么的不容易。这要求我们要非常细心，还要有耐心。要想设计并制作一个完美实用的数字电路，确实是一件不轻松的工作，不仅要求学生要有一定的动手能力，还要有充足的理论知识，这就必须让我们去查找大量的资料。在这次课程设计中，让我们明白了什么是学无止境，什么是一个问题不止一个正确答案，在网上查找相关资料时，发现相关的资料多的是，而其中发现有些是精品，而有些确实滥竽充数，这就需要设计者能够取其精华去其糟粕，宠而得到自己想要的东西。整个过程中，方案选择是相当重要的。如果方案选择不够好，那将导致许多问题，例如经济性：哪种方案显得更经济，便捷性、实用性等等，一个不好的方案还有可能让整个课程设计陷入困境中，从而难以完成。调试也是相当重要的一部分。当电路不能得到正确的结果时，要知道怎样进行排错和调试，以得到正确的结果。一般情况下，应该先检查电路是否连对，芯片管脚是否对错；若电路连接正确，则用万用表通过电压电阻的测量来找出电路中的问题，并加以改正。在确实检查不出问题的情况下要勇敢的去质