数字集成电路物理设计

1、数字集成电路物理设计作者：陈春章艾霞王国雄出版社：科学出版社出版日期：2008年1月页数：285装帧：开本:16版次：商品编号：2022071ISBN:703022031定彳:36元2.4版图寄生参数提取与设计仿真2.4.1 版图寄生参数提取丛书序前言第1章集成电路物理设计方法1.1数字集成电路设计挑战1.2数字集成电路设计流程1.2.1展平式物理设计1.1.2 硅虚拟原型设计1.1.3 层次化物理设计1.3 数字集成电路设计收敛1.3.1 时序收敛1.3.2 功耗分析1.3.3 可制造性分析1.4 数字集成电路设计数据库1.4.1 数据库的作用与结构1.4.2 数据库的应用程序接口1.4.3

2、 数据库与参数化设计1.5 总结习题参考文献第2章物理设计建库与验证2.1 集成电路工艺与版图2.1.1 CMOS集成电路制造工艺简介2.1.2 CMOS器件的寄生闩锁效应2.1.3 版图设计基础2.2 设计规则检查2.2.1 版图设计规则2.2.2 DRC的图形运算函数2.2.3 DRC在数字IC中的检查2.3 电路规则检查2.3.1 电路提取与比较2.3.2 电气连接检查2.3.3 器件类型和数目及尺寸检查数字集成电路物理设计2.3.4 LVS在数字IC中的检查2.4.2版图设计仿真2.5 逻辑单元库的建立2.5.1 逻辑单元类别2.5.2 逻辑单元电路2.5.3 物理单元建库与数据文件2

3、.5.4 时序单元建库与数据文件2.5.5 工艺过程中的天线效应2.6 总结习题参考文献第3章布图规划和布局3.1 布图规划3.1.1 布图规划的内容和目标3.1.2 I/0接口单元的放置与供电3.1.3 布图规划方案与延迟预估3.1.4 模块布放与布线通道3.2 电源规划3.2.1 电源网络设计3.2.2 数字与模拟混合供电3.2.3 时钟网络3.2.4 多电源供电3.3 布局3.3.1 展平式布局3.3.2 层次化布局3.3.3 布局目标预估3.3.4 标准单元布局优化算法3.4 扫描链重组3.4.1 扫描链定义3.4.2 扫描链重组3.5 物理设计网表文件3.5.1 设计交换格式文件3.

4、5.2 其他物理设计文件3.6 总结习题参考文献第4章时钟树综合4.1 时钟信号4.1.1 系统时钟与时钟信号的生成4.1.2 时钟信号的定义4.1.3 时钟信号延滞4.1.4 时钟信号抖动4.1.5 时钟信号偏差4.2 时钟树综合方法4.2.1 时钟树综合与标准设计约束文件4.2.2 时钟树结构4.2.3 时钟树约束文件与综合4.3 时钟树设计策略4.3.1 时钟树综合策略4.3.2 时钟树案例4.3.3 异步时钟树设计4.3.4 锁存器时钟树4.3.5 门控时钟4.4 时钟树分析4.4.1 时钟树与时序分析4.4.2 时钟树与功耗分析4.4.3 时钟树与噪声分析4.5 总结习题参考文献第5

5、章布线5.1 全局布线5.1.1 全局布线目标5.1.2 全局布线规划5.2 详细布线5.2.1 详细布线目标5.2.2 详细布线与设计规则5.2.3 布线修正5.3 其他特殊布线5.3.1 电源网络布线5.3.2 时钟树布线5.3.3 总线布线数字集成电路物理设计5.3.4 实验布线5.4 布线算法5.4.1 通道布线和面积布线5.4.2 连续布线和多层次布线5.4.3 模块设计和模块布线5.5 总结习题参考文献第6章静态时序分析6.1 延迟计算与布线参数提取6.1.1 延迟计算模型6.1.2 电阻参数提取6.1.3 电容参数提取6.1.4 电感参数提取6.2 寄生参数与延迟格式文件6.2.

6、1 寄生参数格式sPF文件6.2.2 标准延迟格式SDF文件6.2.3 sDF文件的应用6.3 静态时序分析6.3.1 时序约束文件6.3.2 时序路径与时序分析6.3.3 时序分析特例6.3.4 统计静态时序分析6.4 时序优化6.4.1 造成时序违例的因素6.4.2 时序违例的解决方案6.4.3 原地优化6.5 总结习题参考文献第7章功耗分析7.1 静态功耗分析7.1.1 反偏二极管泄漏电流7.1.2 门栅感应漏极泄漏电流7.1.3 亚阈值泄漏电流7.1.4 栅泄漏电流7.15静态功耗分析第8章信号完整性分析第9章低功耗设计技术与物理实施第10章芯片设计的终验证与签核附录索引第4章ASIC

7、前端验证4.1 ASIC前端证综述4.2 前端验证的一般方法4.3 testbench4.4 参考模型4.5 验证组件的整合与仿真4.6 小结第5章逻辑综合5.1 综合的原理和思路5.2 可综合的代码的编写规范5.3 综合步骤5.4 综合的若干问题及解决第6章可测性技术第7章后端验证附录A常用术语表附录BVerilog语法和词汇惯用法附录CVerilogHDL关键字附录DVerilog不支持的语言结构参考文献数字专用集成电路的设计与验证yoyobao编号：book194094作者：杨宗凯，黄建，杜旭编著（点击查看该作者所编图书）出版社：电子工业出版社（点击查看该出版社图书）出版日期：2004-

8、10-1ISBN:7121003783装帧开本：胶版纸/0开/0页/480000字版次：1原价：¥28本书作者：杨宗凯，黄建，杜旭编著第1章概述1.1 引言1.2 ASIC的概念1.3 ASIC开发流程1.4 中国集成电路发展现状第2章VerilogHDL硬件描述语言简介2.1 电子系统设计方法的演变过程2.2 硬件描述语言综述2.3 VerilogHDL的基础知识2.4 VerilogHDL的设计模拟与仿真第3章ASIC前端设计3.1 引言3.2 ASIC前端设计概念3.3 ASIC前端设计的工程规范3.4 设计思想3.5 结构设计3.6 同步电路3.7 ASIC前端设计基于时钟的

9、划分3.8 同步时钟设计3.9 ASIC异步时钟设计3.10 小结VLSI设计方法与项目实施a”市场价：会员价：¥43.00¥36.55户点击看大图【作者】邹雪城；雷铭；邹志革；刘政林同作者作品【丛书名普通高等教育十一五”规划教材出版社科学出版社【书号】9787030194510【开本】16开【页码】487【出版日期】2007年8月【版次】1-1【内容简介】本书以系统级芯片LCD控制器为例，以数模混合VLSI电路设计流程为线索，系统地分析了VLSI系统设计方法，介绍了其设计平台及流行EDA软件。全书包含四大部分共18章，体现了VLSI项目的设计流程。第一部分（第1,2章）为

10、绪论。第1章介绍了集成电路设计项目管理的基础知识；第2章简要介绍了VLSI项目的设计流程，并对LCD控制器项目进行了整体介绍。第二部分（第310章）为数字集成电路设计。按照数字集成电路的设计流程依次介绍了VerilogHDL设计、FPGA设计与原型验证、低功耗设计、综合、可测性设计、半定制版图的设计与9证、后仿真。第三部分（第1115章）为模拟集成电路设计。第ll14章由浅入深地介绍了运算放大器、基准源、锁相环频率合成器的设计和仿真方法；第15章以锁相环为例，介绍了全定制版图的设计方法。第四部分（第1618章）为数模混合集成电路设计，包括数模混合信号集成电路的设计方法、仿真技术和版图设计。本书

11、适于作为高等院校电子信息类专业的本科生教材，也适于相关专业科研人员和研究生阅读。【目录信息】第一部分绪论第1章集成电路设计项目管理1.1 项目管理基础1.2 项目计划与跟踪1.3 项目风险管理1.4 项目团队1.5 集成电路设计项目文档工作1.6 项目管理的工具软件1.7 小结第2章ASIC设计工程2.1 ASIC项目立项2.2 总体结构设计2.3 子模块的功能定义2.4 子模块的设计和仿真2.5 总体仿真、综合和测试向量生成2.6 FPGA原型验证2.7 版图和后端阶段2.8 ASICSign-一Off2.9 ASIC测试2.10 ASIC设计数据归档2.11 小结第二部分数字集成电路设计第

12、3章数字集成电路设计概述3.1 数字集成电路设计流程3.2 规格定义3.3 系统构架的基本原则3.4 小结第4章数字电路的VerilogHDL设计4.1 VerilogHDL基础4.2 VerilogHDL程序设计4.3 VerilogHDL编码规范4.4 VerilogHDL设计仿真4.5 小结第5章FPGA设计与原型验证5.1 FPGA的基本概念5.2 FPGA验证方案的设计5.3 FPGA设计验证流程5.4 小结第6章数字集成电路的低功耗设计6.1 功耗的计算与分析6.2 低功耗设计策略6.3 低功耗设计实例6.4 小结第7章综合7.1 综合的基本概念7.2 设定综合约束7.3 设计优化

13、7.4 分析、解决设计问题7.5 综合中的测试问题7.6 综合与布局后优化7.7 综合实例7.8 静态时序分析7.9 物理综合7.10 小结第8章数字集成电路的可测性设计8.1 DFT的基本概念8.2 扫描设计技术8.3 TetraMAXATPG8.4 存储器测试技术8.5 小结第9章数字半定制版图的设计与验证9.1 版图设计的基本理论9.2 基于Astro的版图自动布局布线9.3 基于Calibre的物理验证9.4 版图设计与验证举例9.5 小结第10章后仿真10.1 路径延迟建模10.2 时序检测10.3 延迟反标注后的仿真10.4 小结第三部分模拟集成电路设计第11章模拟电路设计概述11

14、.1 数字时代'下的模拟电路11.2 模拟集成电路设计流程11.3 模拟集成电路的Hspice仿真11.4 小结第12章基本运算放大器的设计12.1 运算放大器的基本特点及电路构成12.2 运算放大器的设计指标12.3 运算放大器的稳定性和频率补偿12.4 二级运算放大器的设计过程12.5 仿真及结果12.6 性能提高途径12.7 小结第13章基准源的设计13.1 基准源的设计指标13.2 基准源的电路设计过程13.3 基准源的仿真及验证13.4 小结第14章锁相环频率合成器的设计14.1 频率合成器的设计指标14.2 频率合成器系统参数的确定14.3 建模与仿真14.4 锁相环频率合

15、成器模块电路晶体管级设计与仿真14.5 小结第15章全定制版图的设计、验证及后仿真15.1 模拟集成电路版图设计概述15.2 模拟集成电路版图设计规则15.3 设计及验证平台的建立15.4 全定制版图设计技巧15.5 锁相环模块版图设计及验证实例15.6 频率合成器模块的后仿真15.7 小结第四部分数模混合集成电路设计第16章混合信号集成电路设计概述16.1 混合信号集成电路设计的概念16.2 混合信号集成电路设计流程16.3 混合信号集成电路设计的关键技术16.4 小结第17章混合信号集成电路仿真17.1 混合信号集成电路仿真的意义17.2 混合信号验证平台介绍17.3 Nanosim-VC

16、S的仿真流程17.4 小结第18章混合信号电路的版图设计18.1 混合信号电路的设计规划18.2 混合信号电路的电源规划18.3 设计实例18.4 小结参考文献专用集成电路设计实用教程作者虞希清ISBN号7308051137出版浙江大学/2007-01-01开本装帧平装/0/281页/0字定价¥38.00网上售价(2家书店)"专用集成电路设计实用教程”的图书目录Partition）及第一章集成电路设计概念1.1 摩尔定律1.2 集成电路系统的组成1.3 集成电路的设计流程第二章数字电路的高级设计和逻辑综合2.2逻辑综合(LogicSynthesis)第三章系统的层次化设计和

17、模块划分3.1 设计组成及DC-Tcl3.2 层次(Hierarchy)结构和模块划分修改2.1RTL硬件描述语言设计第四章电路的设计目标和约束4.1 设计的时序约束4.2 复杂时序约束4.3 面积约束第五章综合库和静态时序分析5.1 综合库和设计规则5.2 静态时序分析第六章电路优化和优化策略6.1 电路优化6.2 优化策略6.3 网表的生成格式及后处理第七章物理综合7.1 逻辑综合(LogicSynthesis)遇到的问题7.2 物理综合(PhysicalSynthesis)的基本流程7.3 逻辑综合的拓扑技术(TopographicalTechnology第八章可测试性设计8.1 生产测

18、试简介8.2 可测试设计8.3 测试协卜议(Dalgorithm)8.4 测试的设计规则8.5 门级网表可测试问题的自动修正8.6 扫描链的插入8.7 可测试设计的输出和流程8.8 自适应性扫描压缩技术第九章低功耗设计和分析9.1 工艺库的功耗模型9.2 功耗的分析9.3 低功耗电路的设计和优化附录VLSI设计著者：作译者：王志功等编著ISBN号：7-121-00621-9出版日期：2005-01丛书名：字数：294.4千字定价：¥17.80元页码：171会员价：¥14.24元第1章VLSI概述1.1 发展概貌1.2 主要设计方法一一自顶向下方法1.3 VLSI设计流程中的

19、重点问题1.3.1 tWj层综合1.3.2 逻辑综合1.3.3 物理综合1.4 工具的支持思考题第2章硬件描述语言Verilog2.1 Verilog语言的一般结构2.1.1 模块2.1.2 数据流描述方式2.1.3 行为描述方式1.1.4 结构化描述方式1.1.5 混合描述方式2.2 Verilog语言要素2.2.1 标识符、注释和语言书写的格式2.2.2 系统任务和函数2.2.3 编译指令2.2.4 值集合2.2.5 数据类型2.2.6 位选择和部分选择2.2.7 参数2.3 表达式与操作符2.3.1 算术操作符2.3.2 关系操作符2.3.3 相等关系操作符2.3.4 逻辑操作符2.3.

20、5 按位操作符2.3.6 归约操作符2.3.7 移位操作符2.3.8 条件操作符2.3.9 连接操作符2.3.10 复制操作符2.4 结构描述方式2.4.1 常用的内置基本门2.4.2 门时延问题2.4.3 门实例数组2.4.4 模块和端口2.4.5 模块实例语句2.4.6 模块使用举例2.5 数据流描述方式2.5.1 连续赋值语句2.5.2 举例2.5.3 连线说明赋值2.5.4 时延2.5.5 连线时延2.5.6 举例2.6 行为描述方式2.6.1 过程结构2.6.2 时序控制2.6.3 语句块2.6.4 过程性赋值2.6.5 if语句2.6.6 case语句2.6.7 循环语句2.7 设

21、计共享2.7.1 任务2.7.2 函数2.7.3 系统任务和系统函数2.8HDL仿真软件简介思考题第3章硬件描述语言VHDL3.1 VHDL语言的基本结构3.2 VHDL的设计实体3.2.1 实体说明3.2.2 结构体3.3 VHDL中的对象和数据类型3.3.1 数的类型和它的字面值3.3.2 数据类型3.3.3 对象的说明3.3.4 VHDL中数的运算3.4 行为描述3.4.1 对象的赋值3.4.2 并发进程3.4.3 并行信号赋值语句3.4.4 进程语句3.4.5 顺序赋值语句3.4.6 顺序控制3.4.7 断言语句3.4.8 子程序3.5 结构描述3.5.1 元件和例元3.5.2 规则结

22、构3.5.3 参数化设计3.5.4 结构与行为混合描述3.6 设计共享3.6.1 程序包3.6.2 库3.6.3 元件配置思考题第4章可编程逻辑器件4.1 引言4.2 GA概述4.3 PLD概述4.3.1 PLD的基本结构4.3.2 PLD的分类4.3.3 PROM阵列结构4.3.4 PLA阵列结构4.3.5 PAL(GAL)阵列结构4.3.6 FPGA(FieldProgrammableGateArray)4.3.7 PLD的开发4.4 FPGA的开发实例4.4.1 QuartusII的启动4.4.2 建立新设计项目4.4.3 建立新的VerilogHDL文件4.4.4 建立新的原理图文件4.4.5 设置时间约束条件4.4.6 引脚绑定4.4.7 编译4.4.8 仿真4.4.9 器件编程思考题第5章逻辑综合5.1 引言5.2 组合逻辑综合介绍5.3 二元决定图(Binary-DecisionDiagrams)5.3.1 ROBDD的原理5.3.2 ROBDD的应用5.4 VerilogHDL与逻辑综合5.4.1 assign结构5.4.2 if-else表达式结构5.4.3 case表达式结构5.4.4 for循环结构5.4.5 always表达式5.4.6 function表达式结构5.5 逻辑综合的流程5.5.1 RTL描述5.5.2