高速数字电路设计

1、高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院0第第2章章 逻辑门电路的高速特性逻辑门电路的高速特性2.1 发展历史发展历史2.2 功耗功耗2.3 速度速度2.4 封装封装高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院1p 数字设备设计中的最重要考虑因素：数字设备设计中的最重要考虑因素： 功率：低功率：低 速度：高速度：高 封装：便宜封装：便宜高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大

2、学电气与信息工程学院22.1 数字技术发展历史数字技术发展历史p 高速电路设计的折衷方案：高速电路设计的折衷方案： 标准封装：制造时节省费用，减少灵活性；标准封装：制造时节省费用，减少灵活性； 标性封装限制了每个单元内标性封装限制了每个单元内电路电路的数目和的数目和引脚引脚的数目，迫使设计者将大的的数目，迫使设计者将大的系统分拆到多个器件封装中。缺点：封装器件间的连接响应较系统分拆到多个器件封装中。缺点：封装器件间的连接响应较慢慢，且需要，且需要更更大的功率大的功率。 封装结构以及采用的冷却系统共同限制每一个封装所允许的最大功率。封装结构以及采用的冷却系统共同限制每一个封装所允许的最大功率。

3、随着每一个逻辑单元尺寸减小，封装内电路的数目增加。随着每一个逻辑单元尺寸减小，封装内电路的数目增加。更大的集成更大的集成 在既定技术条件下，由于高速器件通常消耗更大的功率。速度和功率在一在既定技术条件下，由于高速器件通常消耗更大的功率。速度和功率在一定程度上可以相互转换定程度上可以相互转换（速度越高，功耗越大）（速度越高，功耗越大）。高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院32.2 功耗功耗p逻辑器件的实际功耗与数据手册上给出的典型供电电流逻辑器件的实际功耗与数据手册上给出的典型供电电流ICC只是只是间接相关。间

4、接相关。 原因：原因： 高速条件下会产生额外功耗。高速条件下会产生额外功耗。 驱动大的输出负载会产生额外功耗。驱动大的输出负载会产生额外功耗。在高速电路设计时，应注意手册给出的指标的测量条件在高速电路设计时，应注意手册给出的指标的测量条件!高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院42.2 功耗功耗p 高速逻辑电路四种类型高速逻辑电路四种类型的功耗：的功耗： 输入功率输入功率 内部功耗内部功耗 驱动电路功耗驱动电路功耗 输出功率输出功率输入包括对本级馈送的驱动电路的功耗内部未连接负载时测量的损耗驱动电路当连接负载电

5、路时驱动电路的额外损耗输出传送到负载的功率高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院52.2 功耗功耗 1) 静态和动态功耗静态和动态功耗p 静态功耗静态功耗(Quiescent power dissipation) 电路维持在一个状态或另一个状态时所需的功率。电路维持在一个状态或另一个状态时所需的功率。 可通过计算电路中各元件的功率，再求和得到总功率。可通过计算电路中各元件的功率，再求和得到总功率。 电路维持在某个状态的时间比另一个状态多，应考虑使用加权电路维持在某个状态的时间比另一个状态多，应考虑使用加权平均法

6、，或者用最坏情况计算。平均法，或者用最坏情况计算。高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院62.2 功耗功耗 2) 驱动容性负载时的动态功耗驱动容性负载时的动态功耗(active )p 逻辑电路的每次跳变，都要消耗正常功耗之外的额外功率。当以逻辑电路的每次跳变，都要消耗正常功耗之外的额外功率。当以一个恒定速率循环时，动态功耗一个恒定速率循环时，动态功耗(active power dissipation)等于：等于：功耗功耗 = 每秒周期数每秒周期数每个周期额外的功率每个周期额外的功率p 电容负载电容负载每个周期消

7、耗的能量每个周期消耗的能量 = CVCC2p FHz频率循环运行，电容充放电消耗在驱动电路中的功率频率循环运行，电容充放电消耗在驱动电路中的功率功率功率= FCVCC2高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院72.2 功耗功耗 2) 驱动容性负载时的动态功耗驱动容性负载时的动态功耗(active )p实例：实例：CMOS电路电路的简单模型的简单模型 t1时刻，时刻，A闭合，电容闭合，电容C充电至充电至VCC。 t2时刻，电容时刻，电容C放电。放电。 能量消耗在电阻上。能量消耗在电阻上。高速数字设计高速数字设计 H

8、igh-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院82.2 功耗功耗 3) 叠加偏置电流产生的动态功耗叠加偏置电流产生的动态功耗p 推拉输出电路：推拉输出电路：输出配置输出配置两个激励电路，一个把输两个激励电路，一个把输出电压拉升至出电压拉升至HI，而另，而另一个将输出电压下拉至一个将输出电压下拉至LO。 TTL反相器，反相器，Q1、Q2交替交替处于导通状态处于导通状态高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院92.2 功耗功耗 3) 叠加偏置电流产生的动态功耗叠加偏置电

9、流产生的动态功耗 CMOS电路，电路， Q1、Q2交替处于导通交替处于导通状态，推拉输出电路状态，推拉输出电路u 问题：状态转换过程中，有可能存问题：状态转换过程中，有可能存在在Q1、Q2同时导通，产生一个从同时导通，产生一个从VCC到地的浪涌电流，所消耗的功率以到地的浪涌电流，所消耗的功率以热量形式消耗在管子上。热量形式消耗在管子上。高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院102.2 功耗功耗 3) 叠加偏置电流产生的动态功耗叠加偏置电流产生的动态功耗在输入电平中间状态，两个管同时导通，从电源流过的电流最大。动

10、态时，形成功耗。p 例例：74HC00电路的直流电流消耗与输入电压的关系电路的直流电流消耗与输入电压的关系高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院112.2 功耗功耗 4) 输入功耗输入功耗 芯片的输入功耗来自其他器件。对输入电路的偏置和触发是必芯片的输入功耗来自其他器件。对输入电路的偏置和触发是必须的。须的。 静态输入功耗由所需的输入电流与电源电压乘积决定。该功耗静态输入功耗由所需的输入电流与电源电压乘积决定。该功耗包括接收逻辑器件内部的实际功耗与驱动器件功耗。包括接收逻辑器件内部的实际功耗与驱动器件功耗。 动

11、态输入功耗：输入电容动态输入功耗：输入电容C，典型输入电压幅度，典型输入电压幅度V，工作频率，工作频率F。则有：则有： 动态功耗动态功耗 = FCV2输入功耗相对数值比较小，当网络有较大的扇出，或输入功耗相对数值比较小，当网络有较大的扇出，或必须在极低功耗下工作，其重要性才体现出来。必须在极低功耗下工作，其重要性才体现出来。高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院122.2 功耗功耗 5) 内部功耗内部功耗p内部电源用于逻辑器件的内部节点的偏置转换。内部功耗包括内部电源用于逻辑器件的内部节点的偏置转换。内部功耗包

12、括静态功耗和动态功耗。静态功耗和动态功耗。 内部静态功耗：无负载连接，输入端处于随机状态的条件下的功耗。内部静态功耗：无负载连接，输入端处于随机状态的条件下的功耗。求出所有可能的输入状态的平均值可得。求出所有可能的输入状态的平均值可得。 内部动态功耗常数内部动态功耗常数Kactive：可通过交替输入某个预定频率测量。方：可通过交替输入某个预定频率测量。方法：断开输出，在频率法：断开输出，在频率FHz条件下测得总功率条件下测得总功率Ptotal，计算动态功，计算动态功耗常数：耗常数：FPPKquitotalactive高速数字设计高速数字设计 High-Speed Digital Design

13、2022年5月6日湖南大学电气与信息工程学院132.2 功耗功耗 5) 内部功耗内部功耗 在任何频率在任何频率F下总功耗：下总功耗：activequitotalKFPP.u 实例：门电路实例：门电路的内部功耗与的内部功耗与频率的关系频率的关系高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院142.2 功耗功耗 6) 驱动电路功耗驱动电路功耗p 逻辑器件中大部分能量都消耗在输出驱动电路上。逻辑器件中大部分能量都消耗在输出驱动电路上。p 常用的输出结构：常用的输出结构： 推拉电路输出推拉电路输出 射极跟随器输出射极跟随器输出

14、 集电极开路输出集电极开路输出 电流源输出电流源输出p 输出电路功耗取决于输出电路结构，逻辑电平、输出负载及输出电路功耗取决于输出电路结构，逻辑电平、输出负载及运行速度。运行速度。高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院152.2 功耗功耗 6) 驱动电路功耗驱动电路功耗p 推拉电路输出中的静态功耗推拉电路输出中的静态功耗计算方法：取输出计算方法：取输出LO和和HI状态下功率的平均值状态下功率的平均值u TTL推拉输出电路的静态功耗：推拉输出电路的静态功耗：Q2导通Q1导通0.30.4V1.4V24 . 14 .

15、 0sinsourcekquiIIP高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院16u CMOS驱动器的输出阻抗驱动器的输出阻抗2.2 功耗功耗 6) 驱动电路功耗驱动电路功耗BkRIPsinAsourceRIP VOL(IO=4.0mA) 典型值 0.15； 最大值 0.33VOH(IO=4.0mA) 典型值 4.32；最小值 3.84RB(min)=0.15/0.004=37RB(max)=0.33/0.004=83RA(min)=0.18/0.004=45RA(max)=0.66/0.004=16522sins

16、ourceAkBquiIRIRP高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院172.2 功耗功耗 6) 驱动电路功耗驱动电路功耗u 推拉输出电路推拉输出电路的动态功耗的动态功耗例例. CMOS总线性能总线性能 (P40): 总线连接总线连接20个个CPU，共享存储器，共享存储器。连接总线通过阻抗可连接总线通过阻抗可控的控的50印刷电路走印刷电路走线实现，线长线实现，线长10in。已知：收发器传播延迟9ns，手册标明驱动器的I/O负载电容10pF。计划总线运行在30ns周期上(33MHz)高速数字设计高速数字设计 Hi

17、gh-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院182.2 功耗功耗 6) 驱动电路功耗驱动电路功耗静态：静态： 可以轻易驱动可以轻易驱动20个电路个电路动态动态C负载负载=(10pF/驱动器驱动器)(20个驱动器个驱动器)+(2pF/in)(10in)=220pF74HCT640的输出：的输出：VCC=4.5V，VOH=3.84V，IO=6mAHCT总线上的输出电阻总线上的输出电阻： (VCC-VOH)/IO=110RC上升时间：上升时间：TRC = (110) (220pF)=24ns10%90%上升时间上升时间 T10%90%=2.2TRC=5

18、3ns高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院192.2 功耗功耗 6) 驱动电路功耗驱动电路功耗每个驱动器的功耗：每个驱动器的功耗：条件条件:VCC=5.5V，C=220pF，FCLK=16MHz，FDATA=8MHzPDrive=FDATACVCC2 = 0.053W每个驱动器封装每个驱动器封装8个，总功耗：个，总功耗：Ptotal = 8PDrive = 0.424W高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院202.2 功耗功耗

19、 6) 驱动电路功耗驱动电路功耗p 射极跟随器输出电路的静态功耗射极跟随器输出电路的静态功耗 (P42)高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院21写上姓名、学号上交写上姓名、学号上交课堂练习：电路如图课堂练习：电路如图，推导推导T10-90表达式表达式高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院22高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院232.3 速度

20、速度传播延迟：数字逻辑关注传播延迟：数字逻辑关注最小转换时间：高频电子工程关注最小转换时间：高频电子工程关注转换时间快导致返回电流、串扰、振铃等转换时间快导致返回电流、串扰、振铃等高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院242.3 速度速度 1)电压突变的影响电压突变的影响 dV/dt主要频率分量在主要频率分量在Fknee以下，与传播延迟、时钟速率、转换频率无关以下，与传播延迟、时钟速率、转换频率无关rkneeTF5 . 0 信号传播的整个路径，其频率响应至少在信号传播的整个路径，其频率响应至少在FKnee之前都

21、应当是平坦之前都应当是平坦 的。的。 缩短上升时间（提高缩短上升时间（提高dV/dt）将迫使）将迫使FKnee的升高，使信号传输问题的升高，使信号传输问题更严重。更严重。 电路的电路的dV/dt还可能影响其它电路。还可能影响其它电路。%90%10TVdtdV高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院252.3 速度速度 2)电流突变的影响电流突变的影响 dI/dtp电流突变影响附近其它电路电流突变影响附近其它电路 感应。感应。 dI/dt越大，影响越严重越大，影响越严重p测量方法：示波器的电压的上升时间变化转为电流

22、的变化速率测量方法：示波器的电压的上升时间变化转为电流的变化速率例：例：dttdVCRtVtI)()()(高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院262.3 速度速度 2)电流突变的影响电流突变的影响电压上升时间与最大电流摆率的关系22)()(1)(dttVdCdttdVRdttdI高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院272.3 速度速度 2)电流突变的影响电流突变的影响p电流变化率的最大值对确定电感耦合的峰值很有帮助电流变化率

23、的最大值对确定电感耦合的峰值很有帮助CTVdtdIRTVdtdICR2%90%10max)(%90%10max)(52. 1|1|电流变化速率与上升时间的平方的倒数成正比电流变化速率与上升时间的平方的倒数成正比高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院282.3 速度速度 3)电压容限电压容限p 是逻辑驱动是逻辑驱动器的保证输出器的保证输出与逻辑接收的与逻辑接收的最坏情况下的最坏情况下的灵敏度之间的灵敏度之间的差值差值高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖

24、南大学电气与信息工程学院292.3 速度速度 3)电压容限电压容限电压容限的意义电压容限的意义直流电源的电流流经接地的电阻，导致各逻辑器件之间的地电位差。直流电源的电流流经接地的电阻，导致各逻辑器件之间的地电位差。快速变化的返回信号电流，流经接地通路电感，导致逻辑器件之间快速变化的返回信号电流，流经接地通路电感，导致逻辑器件之间对地电压的变化。对地电压的变化。邻近线路上的信号可以通过各自的互容或互感相互耦合，对某个指邻近线路上的信号可以通过各自的互容或互感相互耦合，对某个指定线路产生串扰。定线路产生串扰。振铃、反射、长的线路使二进制信号产生扭曲。振铃、反射、长的线路使二进制信号产生扭曲。温度的

25、影响温度的影响高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院302.3 速度速度本节总结：本节总结：p54高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院312.4 封装封装p封装的影响封装的影响 ： 引脚电感、引脚电容、散热引脚电感、引脚电容、散热p引脚电感引脚电感 引脚电感会引起地弹（引脚电感会引起地弹（ground bound）：输出产生跳变，导致逻）：输出产生跳变，导致逻辑输入端产生毛刺。辑输入端产生毛刺。 有可能影响逻辑电路正常工作。有

26、可能影响逻辑电路正常工作。高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院322.4 封装封装p 地线上不必要的电压地线上不必要的电压实例：实例： 开关由开关由A到到B，电，电容容C对地放电，在接对地放电，在接地回路上形成大的地回路上形成大的浪涌电流。浪涌电流。 接地引脚电感作接地引脚电感作用产生电压用产生电压VGNDdtdILVedischGNDGNDarg输入电压：输入电压：VinVGND高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院332.

27、4 封装封装p 地弹对电路的影响地弹对电路的影响 TTL D型八触发器，驱动一组型八触发器，驱动一组32个存储心片组个存储心片组高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院342.4 封装封装C时刻，产时刻，产生双重触发生双重触发高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院352.4 封装封装p 地弹的大小地弹的大小实例：地弹的实例：地弹的测量测量 P57为什么用此为什么用此方法测量？方法测量？高速数字设计高速数字设计 High-Speed

28、 Digital Design 2022年5月6日湖南大学电气与信息工程学院362.4 封装封装测量结果：测量结果：高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院372.4 封装封装p 预测地弹的大小预测地弹的大小 四要素：逻辑器件的转换时间，负载电阻或电容、引脚电四要素：逻辑器件的转换时间，负载电阻或电容、引脚电感和转换电压感和转换电压电阻性负载电阻性负载电容性负载电容性负载RTVLdtdILVGND1|%90%10CTVLVGND2%90%1052. 1|高速数字设计高速数字设计 High-Speed Digita

29、l Design 2022年5月6日湖南大学电气与信息工程学院382.4 封装封装p 5种逻辑产品的转换特性种逻辑产品的转换特性74HCT CMOS74AS TTL10KH ECL10G GaAsNEL GaAsVmax(V)53.71.11.51.0T10%-90%(ns)4.71.70.70.150.05高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院392.4 封装封装p 显著减少引脚电感的封装显著减少引脚电感的封装 丝焊丝焊特点：可机械操作，也可手工焊接。特点：可机械操作，也可手工焊接。实例：玩具的语音芯片与实例

30、：玩具的语音芯片与PCB板的连接，可直接裸片焊接。板的连接，可直接裸片焊接。高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院402.4 封装封装 载带自动焊载带自动焊方法：芯片先安装在柔性电路板上，再将柔性电路板装配到方法：芯片先安装在柔性电路板上，再将柔性电路板装配到PCB.特点：适于大规模装配；电气特性的完整性如完整的地平面。特点：适于大规模装配；电气特性的完整性如完整的地平面。高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院41 倒装焊倒装焊2.4 封装封装特点：非常理想的电气特性；特点：非常理想的电气特性； 差的机械特性（安装、热膨胀）、散热特性（与差的机械特性（安装、热膨胀）、散热特性（与PCB板板接触仅有锡球）。接触仅有锡球）。高速数字设计高速数字设计 High-Speed Digital Design 2022年5月6日湖南大学电气与信息工程学院