2017-1学期数字电路复习题

1、,则说明化简后（）1 .在逻辑函数的卡诺图化简中，若被合并的最小项数越多画的圈越大A.乘积项个数越少B.实现该功能的门电路少C.乘积项含因子少答案：A2 .基本逻辑电路，不包括（）。A. “与”门B. “或”门C. “非”门D. “与或”门答案：D3 .（-17）的8位二进制补码是（）。A.11110001B.11101111C.1101111D.10001答案：B4 .17的8位二进制原码是（）。A.11110001B.11101111C.1101111D.10001答案：D5 .常用的BCM有（）。A.奇偶校验码B.格雷码C.8421码D.ASCII码答案：C6 .二进制数11101101

2、.1其对应的余三码是（）。A.10101111010.1B.10101101011.1C.10111101010.1D.10101101010.1答案：D7 .计算（8A）16+（38）10结果表示为二进制数（）A.10110000B.10010000C.00001011D.00101000答案：A8 .某代码（100011000011）对应的十进制数是593，则该代码为（）。A.8421码B.5421码C.余三码D.循环码答案：B9 .十进制数1的8421码为（）。A.1B.10C.1000D.100答案：A10 .十进制数25用8421BCDH表示为（）。A.10101B.00100101

3、C.100101D.10101答案：B11 .数-1101111的反码是（）。A.0,1010000B.1,0010000C.1,1010000D.1,0011100答案：B12 .以下代码中为无权码的为（）。A.8421BCDKB.2421BCDKC.5211BCDKD.格雷码答案：D13 .用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的（A.在输出级加正取样脉冲B.在输入级加正取样脉冲C.在输出级加负取样脉冲D.在输入级加负取样脉冲答案：A14 .下列选项不能消除竞争冒险的是（）。A.接入滤波电容B.引入选通脉冲C.改变输入信号D.修改逻辑设计答案：C15 .

4、当多个输入变量发生变化时，常常会发生（）。A.静态险象B.动态险象C.函数险象D.逻辑险象答案：D16 .三极管开关应用时，相当于开关断开时，该三极管处于（）。A.放大区B.饱和区C.截止区D.击穿区答案：C17 .当三极管输出电平接近于零，三极管的基极电流与深饱和时候的基极电流的关系是（A.大于B.小于C.相等D.没有关系答案：A18 .若将一TTL异或门输入端A、B当作反相器使用，则A、B端的连接方式为（）。A.A或B中有一个接1B.A或B中有一个接0C.A和B并联使用D.不能实现答案：A19 .三极管工作在深饱和状态，以使输出电平接近于零，输入为（）。A.低电平B.高电平C.与输入电平无

5、关D.以上说法都不对答案：B20 .三极管作为开关时工作区域是（）。A.饱和区+放大区B.击穿区+截止区C.放大区+击穿区D.饱和区+截止区答案：D）状态21 .除去有高、低电平两种输出状态外，三态门的第三态输出是（A.高阻B.低阻C.电源答案：A22 .米里型时序逻辑电路的输出是（）。A.只与输入有关B.只与电路当前状态有关C.与输入和电路当前状态均有关D.与输入和电路当前状态均无关答案：C23 .摩尔型时序逻辑电路的输出是（）。A.只与输入有关B.只与电路当前状态有关C.与输入和电路当前状态均有关D.与输入和电路当前状态均无关答案：B24 .下列不属于时序逻辑电路的是（）。A.全加器B.寄

6、存器C.计数器D.触发器答案：A25 .时序逻辑电路通常由门电路和（）组成。A.存储电路B.寄存器C.译码器D.加法器答案：A）的设计结二26 .同一时序逻辑，不同状态设置方案所得原始状态图中状态数之所以不同是因为（A.状态数目较多B.状态数目较少C.与状态数目较无关答案：A27 .D触发器也可以构成寄存器电路，当输入端D为0时，再加一个移位正脉冲，D触发器输出端A.1B.0C.1D.10答案：B28 .对于D触发器，无论其原处何态，只要（）相同，则所需激励相同。A.现态B.次态C.输入D.输出答案：B29 .对于JK触发器，无论其原处何态，只要（）相同，则所需激励相同。A.现态B.次态C.输

7、入D.输出答案：B30 .四个触发器组成的环形计数器最多有（）个有效状态。A.4B.6C.8D.16答案：D31 .两个时序电路M1M2它们各自的每个状态都能在对方电路中至少找到一个（）态，则称M1M2A.等价B.相关C.不同D.相反答案：A32 .时序逻辑电路的结构包括（）。A.组合逻辑电路B.记忆电路C.存储电路D.以上说都对答案：D33 .在以下各种电路中，属于时序电路的有（）。A.计数器B.全加器C.数值比较器D.半加器答案：A34 .一个双4选一包含两个完全相同的4选1数据器，它们有公共的地址输入端，则数据输出端和数A.公共B.各自独立C.无法确定答案：B35 .多位数值比较器比较两

8、数大小顺序是（）。A.自高而低B.自低而高C.两种顺序都可以D.无法判断答案：A36 .不同进制数的转换，有直接选择两个相等的不同进制的数。也有给出几个不同进制数比大小。A.二进制数11101101.1B.十制数231C.八制数124.4D.十六进制数4C.2答案：A37 .将八进制数463化为十进制数（）。A.703B.713C.307D.317答案：C38 .将十进制数123.456为二进制数（）。A.1111011.0011B.111010.0111C.1111011.0011D.1111011.0111答案：D39 .将十六进制数数（3AF.E）化为十进制数（）A.943.875B.9

9、43.475C.475.943D.475.875答案：A40 .将十六进制数数（F89.64A）化为八进制数（）。A.7631.4112B.7631.3112C.7631.2112D.7631.1112答案：B41 .七段显示译码器是指（）的电路。A.将二进制代码转换成09数字B.将BCM转换成七段显示字形信号C.将09数字转换成BCDS马D.将七段显示字形信号转换成BCD马答案：B42 .二转换：将十进制数173化为二进制数（）A.10100110B.11101101C.10101101D.10101011答案：C43 .十进制数为16,转换为二进制代码为（）。A.11110B.10001C

10、.11000D.10000答案：D44 .有10101的二进制代码，表示十进制数为（）。A.A11B.B21C.C25D.D15答案：B45 .在下列一组数中，最大数是（）。A.（103）16B.（258）10C.（100000001）2D.20答案：A46 .数字电路是工作在数字信号下的电子电路，其数字信号特点是（）。A.时间和数量上都是离散的B.时间离散，数量上连续C.时间连续，数量上离散D.时间和数量都是连续答案：A47 .下列选项中，叙述不正确的是（）。A.任意两个不同的最小项之积，值恒为0B.RAM勺特点是一旦停电，所存储的内容不会丢失C.在逻辑代数中，常用的逻辑运算是与非、或非、与

11、或非、异或等D.单向导电特性是半导体二极管最显著的特点答案：B48 .同步触发器CP=1时，若输入信号多次发生变化，触发器状态多次发生翻转，则可知（A.抗干扰能力差B.抗干扰能力好C.与抗干扰能力无关D.无法判断答案：A49 .同步触发器CP=1时，输入R,S的约束条件为（）。A.R=1,S=0B.R=0,S=1C.R=0,S=0D.R=1,S=1答案：D50 .同步触发器在（）信号到达时才按输入信号改变状态。A.无限制B.异步C.同步D.以上说法都对答案：C51 .时序电路的异步复位信号作用于复位端时，可使时序电路（）复位。A.在CLK上升沿B.在CLK下降沿C.在CLK为高电平期间D.立即

12、答案：D52 .同步时序逻辑电路和异步时序逻辑电路比较，具差别在于后者（A,没有触发器B.没有统一的时钟脉冲控制C.没有稳定状态D.输出只与内部状态有关系答案：B53 .下列说法不正确的是（）。A.同步时序电路中，所有触发器状态的变化都是同时发生的B.异步时序电路的响应速度与同步时序电路的响应速度完全相同C.异步时序电路的响应速度比同步时序电路的响应速度慢D.异步时序电路中，触发器状态的变化不是同时发生的答案：B54 .一个同步时序逻辑电路可用（）三组函数表达式描述。A.最小项之和、最大项之积和最简与或式B.逻辑图、真值表和逻辑式C.输出方程、驱动方程和状态方程D.输出方程、特性方程和状态方程

13、答案：C55 .对于同步时序电路而言（）。A.电路由同一种类型触发器构成B.电路中触发器必须具有复位功能C.电路中各触发器由同一时钟触发D.以上说法都不对答案：C56 .现欲将一个数据用延时4个CP的时间，则最简单的办法采用（）A.4位并行寄存器B.4位移位寄存器C.4进制计数器D.4位加法器答案：B57 .一个4位移位寄存器可以构成最长计数器的长度是（）。A.8B.12C.15D.16答案：D58 .一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz,经过（）可转换为4位并A.8msB.4msC.8ssD.4ss答案：B59 .移位寄存器的触发器必须是（）。A.主从型B.边沿型C.

14、RS型D.A,B都正确答案：B60 .移位寄存器级连方式（）。A.左移B.右移C.双向D.以上选项都正确答案：D）个异或门61 .设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要A.2B.3C.4D.5答案：B62 .3个输入的译码器，最多可译码出（）路的输出。A.2B.4C.6D.8答案：D63.3线一8线译码器有（）。A.3条输入线，8条输出线B.8条输入线，3条输出线C.2条输入线，8条输出线D.3条输入线，4条输出线答案：A）个输入端64 .将BCD弋码翻译成十个对应的输出信号的电路有（A.3B.4C.5D.6答案：B65 .数据分配器和（）有着相同的基本电路结构形式。A.

15、加法器B.编码器C.数据选择器D.译码器答案：D66 .下列电路中，（）电路的功能是将输入信号转换成对应的二进制代码。A.编码器B.寄存器C.数据选择器D.加法器答案：A67 .一位8421BC则译码器的数据输入线与译码输出线的组合是（）。A.4:6B.1:10C.4:10D.2:4答案：C68 .用代码代表特定信号或者将代码赋予特定含义的过程称为（）。A.译码B.编码C.数据选择D.奇偶校验答案：B69 .在大多数情况下，对于译码器而言（）。A.其输入端数目少于输出端数目B.其输入端数目多于输出端数目C.其输入端数目与输出端数目几乎相同答案：A70 .设A、B变量代表两开关通断，断为0,通为

16、1。Y变量代表灯亮与灭，灭为0,亮为1。则下列选或A.A=0B=0Y=1B.A=1B=1Y=1C.A=1B=0Y=1D.A=1B=1Y=0答案：B71 .下列代数是不属于与逻辑运算的是（）。A.Y=ABB.Y=BBC.Y=A+BD.Y=ABA答案：C72 .已知输入A,B为与逻辑关系，当输出为1时，AB可能的值是（）。A.A=1,B=0B.A=1,B=1C.A=0,B=0D.A=0,B=1答案：B73 .TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“0”A.悬空B.通过电阻2.7kQ接电源C.通过电阻2.7kQ接地D.通过电阻510Q接地答案：D74 .门电路输入输出高低电平赋值

17、为（）时，为正逻辑。A.0B.11C.1D.10答案：D75 .由定义负逻辑的输出低电平为（）。A.A10B.B01C.C1D.D0答案：C76 .选出卒&入RS使主从JK触发器的状态是确定的是（）。A.R=1,S=0B.R=0,S=1C.R=1,S=1D.R=0,S=0答案：D77 .主从JK触发器在CP=（）时，接收J、K端信号。A.1B.0C.无法确定答案：A78 .主从JK触发器在CD1时，主触发器接收输入信号S,R或J,K置成相应的状态，从触发器输A.改变B.相反C.不变D.无法确定答案：C79 .基本RS触发器的原始状态Qn为“0”态，只要SD来负脉冲触发，就会使触发器Qn

18、+1=（）。A.1B.0C.QnD.无法确定答案：A80 .下列选项不属于主从RS触发器在CP由1变为0时输入R,S的约束条件为（）。A.R=1,S=0B.R=0,S=1C.R=0,S=0D.R=1,S=1答案：D81 .主从RS触发器时钟信号相位的关系是（）。A.相同B.相反C.无关D.无法确定答案：B82 .主从RS触发器在CP的一个周期中触发器的输出状态能改变（）。A.1次B.2次C.3次D.任意次答案：A83 .下列电路属于组合逻辑电路的是（）。A.全加器B.寄存器C.计数器D.触发器答案：A84 .组合逻辑电路任意时刻的输出信号取决于（）。A.该时刻前的输入信号B.该时刻的输入信号C.该时刻后的输入信号D.电路原来的状态答案：B85 .下列电路不属于组合逻辑电路的是（）。A.只读存储器B.数据选择器C.放大器D.加法器答案：C86 .全加器是属于（）电路。A.时序逻辑电路B.寄存器C.组合逻辑电路D.以上说法都不对答案：C87 .若所设计的编码器是将31个一般信号转换成二进制代码，则输出应是一组N=（）。位的二A.3B.4C.5D.6答案：C88 .一组合逻