第四章常用集成电路

1、 数字逻辑与数字系统数字逻辑与数字系统常用集成电路 数字逻辑与数字系统数字逻辑与数字系统2 使用最广泛的中规模组合逻辑集成电路有二进制并行加法器、译码器、编码器、多路选择器和多路分配器等。 一一、定义定义 二进制并行加法器二进制并行加法器：是一种能并行产生两个二进制数算术和的组合逻辑部件。 二进制并行加法器二进制并行加法器 按其进位方式的不同，可分为串行进位二进制并行加 法器和超前进位二进制并行加法器两种类型。 二、类型及典型产品二、类型及典型产品 数字逻辑与数字系统数字逻辑与数字系统3 1 1串行进位二进制并行加法器：串行进位二进制并行加法器：由全加器级联构成，高位的进位输出依赖于低位的进位

2、输入。典型芯片 有四位二进制并行加法器T692。 四位二进制并行加法器T692的结构框图如下图所示。 FA3 FA2 FA1 F4 F3 F2 F1 C C0 0 C C1 1 C C2 2 C C3 3 FCFC4 4 B B1 1 A A1 1 B B2 2 A A2 2 B B3 3 A A3 3 B B4 4 A A4 4 T692的结构框图 FA4 数字逻辑与数字系统数字逻辑与数字系统4 串行进位二进制并行加法器的特点：串行进位二进制并行加法器的特点： 被加数和加数的各位能同时并行到达各位的输入端，而 各位全加器的进位输入则是按照由低位向高位逐级串行传递 的，各进位形成一个进位链。由

3、于每一位相加的和都与本位 进位输入有关，所以，最高位必须等到各低位全部相加完成 并送来进位信号之后才能产生运算结果。显然，这种加法器 运算速度较慢，而且位数越多，速度就越低。 如何提高加法器的运算速度如何提高加法器的运算速度? ?必须设法减小或去除由 于进位信号逐级传送所花费的时间，使各位的进位直接由 加数和被加数来决定，而不需依赖低位进位。根据这一思 想设计的加法器称为超前进位(又称先行进位)二进制并行 加法器。 数字逻辑与数字系统数字逻辑与数字系统5 四位二进制并行加法器四位二进制并行加法器T693T693构成思想如下：构成思想如下： 2 2超前进位二进制并行加法器：超前进位二进制并行加法

4、器：根据输入信号同时形成 各位向高位的进位，然后同时产生各位的和。通常又称为先行先行 进位二进制并行加法器进位二进制并行加法器或者并行进位二进制并行加法器并行进位二进制并行加法器。 典型芯片有四位二进制并行加法器T693。 由全加器的结构可知， 第i位全加器的进位输出函数表达式为 ii1iii1iii1iii1iii1iiiiBAC)BA(CBACBACBACBAC 数字逻辑与数字系统数字逻辑与数字系统6 当 i=1、2、3、4时，可得到4位并行加法器各位的进位输出函数表达式为：令（进位传递函数）令（进位传递函数） （进位产生函数）（进位产生函数） 则有则有 iiiPBAiiiGBAiiiiG

5、CPC11011GCPC2120122122GGPCPPGCPC32312301233233GGPGPPCPPPGCPC4342341234012344344GGPGPPGPPPCPPPPGCPC由于C1C4是Pi、Gi和C0的函数，即C Ci i=f(P=f(Pi i,G,Gi i,C,C0 0) ),而Pi、Gi又是 Ai、Bi的函数，所以，在提供输入Ai、Bi和C0之后，可以同时产生C1C4。 通常将根据Pi、Gi和C0形成C1C4的逻辑电路称为先行进位发生器。先行进位发生器。 数字逻辑与数字系统数字逻辑与数字系统7 T692、T693芯片的管脚排列图如右图所示。 三、四位二进制并加法器

6、的外部特性和逻辑符号三、四位二进制并加法器的外部特性和逻辑符号 1 1外部特性外部特性 图中，A4、A3、A2、A1 - 二进制被加数； B4、B3、 B2、B1 - 二进制加数； F4、 F3、 F2、 F1 -相加产生的和数； C C0 0 -来自低位的进位输入； FCFC4 4 -向高位的进位输出。 数字逻辑与数字系统数字逻辑与数字系统8 2 2逻辑符号逻辑符号 四位二进制并行加法器逻辑符号如下图所示。 数字逻辑与数字系统数字逻辑与数字系统9 二进制并行加法器除实现二进制加法运算外，还可实现代码转换、二进制减法运算、二进制乘法运算、十进制加法运算等功能。 例例1 1 用4位二进制并行加法

7、器设计一个将8421码转换成余3码的代码转换电路。 四、应用举例四、应用举例 解解 根据余3码的定义可知，余3码是由8421码加3后形成的代码。所以，用4位二进制并行加法器实现8421码到余3码的转换，只需从4位二进制并行加法器的输入端A4、A3、A2和A1输入8421码，而从输入端B4、B3、B2和B1输入二进制数0011，进位输入端C0接上“0”，便可从输出端F4、F3、F2和F1得到与输入8421码对应的余3码。 数字逻辑与数字系统数字逻辑与数字系统10 实现给定功能的逻辑电路图如下图所示。实现给定功能的逻辑电路图如下图所示。 数字逻辑与数字系统数字逻辑与数字系统集成电路的分类按功能分：

8、数字电路、模拟电路两大类数字电路：从门电路到微处理器、存储器等多种按半导体制造工艺： 双极型(TTL,LTTL) MOS(PMOS,NMOS,CMOS) 目前最常用的工艺: CMOS（互补金属氧化物半导体）按封装（外形）分：双列直插、表面封装、BGA 速度 功耗集成度 TTL(晶体管晶体管逻辑） 快 大 低 MOS（金属氧化物半导体） 慢 小 高两大类工艺技术的特点： 数字逻辑与数字系统数字逻辑与数字系统集成电路的发展集成电路” (IC)是相对“分立原件”而言的，是所有以半导体工艺将电路集成到一块芯片的器件总称。 半导体制造工艺的发展带动了集成电路的更新换代。 VLSI时代存储器件制造工艺带动

9、了整个微处理器的更新换代。集成电路内部的连线宽度是主要的指标: 0.8 m, 0.35 m, 0.25m, 0.18m,0.13 m . 数字逻辑与数字系统数字逻辑与数字系统集成电路的发展 数字逻辑与数字系统数字逻辑与数字系统实例1 数字逻辑与数字系统数字逻辑与数字系统实例2可编程逻辑器件可编程逻辑器件 数字逻辑与数字系统数字逻辑与数字系统特点1. 装配密度增加，结构简化、体积缩小、重量减轻、功耗降低；2. 电路数量大大减少，可靠性高；3. 设计数字系统比较容易，维修方便，而且成本低廉，应用广泛。注意：1.掌握集成电路的功能 2.通过学习常用集成电路，掌握认识具体芯片的方法。 数字逻辑与数字系

10、统数字逻辑与数字系统常用集成电路5.1 编码器5.2 译码器5.3 数据选择器5.4 数值比较器5.5 奇偶校验器 数字逻辑与数字系统数字逻辑与数字系统主要要求：主要要求： 理解编码的概念。理解编码的概念。 理解常用编码器的类型、逻辑功能和使用方法。理解常用编码器的类型、逻辑功能和使用方法。5.1编码器编码器 数字逻辑与数字系统数字逻辑与数字系统一、编码器的概念一、编码器的概念编码编码 将具有特定含义的信息编将具有特定含义的信息编成相应二进制代码的过程。成相应二进制代码的过程。 实现编码功能的电路实现编码功能的电路 编码器编码器( (即即Encoder) ) 被编被编信号信号 二进制二进制代码

11、代码 编编码码器器 数字逻辑与数字系统数字逻辑与数字系统二、编码器的分类二、编码器的分类输出输出功能功能二进制编码器二进制编码器 输入输入2 2n n个信号，输出个信号，输出n n位代码位代码二二 十进制编码器十进制编码器 1010个信号输入，个信号输入，BCDBCD码输出码输出一般编码器一般编码器 输入信号有约束输入信号有约束优先编码器优先编码器 按优先级别高低编码按优先级别高低编码代表09十个数字 数字逻辑与数字系统数字逻辑与数字系统I1I2I3I4I5I6I7Y0Y1Y23 位二进制位二进制编码器编码器用用 n 位二进制数码对位二进制数码对 2n 个个输入信号进行编码的电路。输入信号进行

12、编码的电路。 二进制编码器二进制编码器由图可写出编码器由图可写出编码器的输出逻辑函数为的输出逻辑函数为由上式可列出真值表为由上式可列出真值表为原原码码输输出出Y0=I1I3I5I7Y2=I4I5I6I7Y1=I2I3I6I7Y0=I1I3I5I7I0省略不画省略不画 8 个需要编码个需要编码的输入信号的输入信号输出输出 3 位位二进制码二进制码I1I2I3I4I5I6I7Y0Y1Y21111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I

13、1I0输输 出出输输 入入被编信号高电平有效。被编信号高电平有效。 8 线线 3 线编码器线编码器 数字逻辑与数字系统数字逻辑与数字系统二十进制编码器框图编编码码器器I0I1I2I9Y3 Y2 Y1 Y0 按键按键产生产生二进制代二进制代码码 (BCD) 数字逻辑与数字系统数字逻辑与数字系统二十进制编码器真值表真值表输入输入 (1项项) Y3 Y2 Y1 Y0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1 数字逻辑与数字系

14、统数字逻辑与数字系统二十进制编码器函数式2、由表写逻辑式、由表写逻辑式,并化为最简式。并化为最简式。输输 入入 （“ 1 ” 项项 ） Y3 Y2 Y1 Y0 I0 0 0 0 0 I1 0 0 0 1 I2 0 0 1 0 I3 0 0 1 1 I4 0 1 0 0 I5 0 1 0 1 I6 0 1 1 0 I7 0 1 1 1 I8 1 0 0 0 I9 1 0 0 1 983IIY76542IIIIY76321IIIIY975310IIIIIY111111111111111或运算形式或运算形式 数字逻辑与数字系统数字逻辑与数字系统二十进制编码器函数式983IIY76542IIIIY76

15、321IIIIY975310IIIIIY与非式与非式983IIY76542IIIIY76321IIIIY975310IIIIIY或运算形式或运算形式 数字逻辑与数字系统数字逻辑与数字系统I1I2I3I4I5I6I7Y0Y1Y2I8I9Y38421BCD 码编码器码编码器二十进制编码器电路图将将 0 9 十个十十个十进制数转换为二进制进制数转换为二进制代码的电路。又称代码的电路。又称十十进制编码器进制编码器。 I0省略不画省略不画输出输出 4 位位二进制代码二进制代码I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310 线线 4 线线编码器编码器 数字逻辑与数字系统数字逻辑与数字系统电话室有

16、三种电话，按由高到低优先级排序依次是火警电话，急救电话，工作电话，要求电话编码依次为00、01、10。试设计电话编码控制电路，要求用集成门电路实现。解：（1）根据题意知，同一时间电话室只能处理一部电 话，用A、B、C分别代表火警、急救、工作三种电话，电 话铃响用1表示，铃没响用0表示。当优先级别高的信号有 效时，低级别的则不起作用，这时用表示；用Y1、Y2表 示输出编码。（2）列真值表 数字逻辑与数字系统数字逻辑与数字系统输输 出出输输 入入0 00 00 1 1 00 0 01 0 1 0 0 1Y2 Y1A B C真真 值值 表表（3）写逻辑表达式CBAY 2BAY 1（4）画出逻辑电路图

17、&11ABY2CY1 数字逻辑与数字系统数字逻辑与数字系统为何要使用为何要使用优先编码器？优先编码器？5.1.25.1.2优先编码器优先编码器1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0输输 出出输输 入入允许同时输入数个编码信号，并只对其中允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。优先权最高的信号进行编码输出的电路。 普通编码器在任普通编码器在任何时刻只允许一个输何时刻只允许一个输

18、入端请求编码，否则入端请求编码，否则输出发生混乱。输出发生混乱。 数字逻辑与数字系统数字逻辑与数字系统CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9二二 - - 十进制优先编码器十进制优先编码器 CT74LS147I9 = 1，I8 = 0 时时，不论不论 I0 I7 为为 0 还是还是 1，电路只，电路只对对 I8 进行编进行编码，输出反码码，输出反码 0111。反码输出反码输出被编信号输入，被编信号输入，( (省省略了略了 I0) )，低电平有效。，低电平有效。01111111111101011111111100011111111011011111100101111

19、10100111100001110111010011001111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1输出输出输入输入 I9 = 0 时时，不论其他，不论其他 Ii 为为 0 还是还是 1，电路只，电路只对对 I9 进行编进行编码码，输出，输出 Y3Y2Y1Y0 = 0110，为反码，其原码为为反码，其原码为 1001。111010011001111111111111无编码请求无编码请求Y3Y2Y1Y0=1111依依次次类类推推CT74LS147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9被编信号优先级别从高到被编信号优先级别从高到低依次为低依次为 I9

20、、I8、I7、I6、I5、 I4、I3、I2、I1、I0。 数字逻辑与数字系统数字逻辑与数字系统74LS148的符号图和管脚图的符号图和管脚图I0I1I2I3I4I5I6I7SY0Y1Y2YEXYsY09761415101112131234574LS148Y01234567874LS148161514131211109I4I5I6I7S(E)Y2Y1GNDVCCYSYEXI3I2I1I0Y0(a)(b)IEGSOE三线-八线编码器 数字逻辑与数字系统数字逻辑与数字系统1. IE为使能输入端，也为选用输入端，为使能输入端，也为选用输入端，(低电平有效低电平有效)当当EI为高电平时，所有的输入端均

21、被封所在高电平；为高电平时，所有的输入端均被封所在高电平；2. OE为使能输出端为使能输出端(低电平有效低电平有效)3.3.GS为优先编码工作标志为优先编码工作标志(低电平有效低电平有效)4.4.该电路为反码输出该电路为反码输出 数字逻辑与数字系统数字逻辑与数字系统1011111111E0X10XXXXXXX01111XXXXXXX1100000000GS1111111107 11111111101111111110110111110010111110X01001110XX0011110XXX001010XXXX00010XXXXX0000XXXXXX0A2A1A0 654321iE(A2,A

22、1,A0用反码编码，用反码编码，Gs为编码输出，为编码输出，Eo为使能输出为使能输出,Ei为使能输入为使能输入) 1642364567() 1765432376545767(0iiEEA)25435467()27654337654677(1iiEEA)4567()4765576677(2iiEEA765432100iEE 76543210用公式化简：AABAB(E00，表示本片没有编码，多片相连时低位可以编码，表示本片没有编码，多片相连时低位可以编码) 数字逻辑与数字系统数字逻辑与数字系统 数字逻辑与数字系统数字逻辑与数字系统 数字逻辑与数字系统数字逻辑与数字系统主要要求：主要要求： 理解译码

23、的概念。理解译码的概念。 掌握二进制译码器掌握二进制译码器 CT74LS138 的逻辑功能和的逻辑功能和使用方法。使用方法。 6.4译码器译码器 理解其他常用译码器的逻辑功能和使用方法。理解其他常用译码器的逻辑功能和使用方法。掌握掌握用二进制译码器实现组合逻辑电路用二进制译码器实现组合逻辑电路的方法。的方法。 数字逻辑与数字系统数字逻辑与数字系统一、译码的概念与类型一、译码的概念与类型 译码译码是是编码编码的逆过程。的逆过程。 将表示特定意义信息的将表示特定意义信息的二进制代码翻译出来。二进制代码翻译出来。 实现译码功能的电路实现译码功能的电路 译码器译码器 二进制译码器二进制译码器 二二 -

24、 - 十进制译码器十进制译码器 数码显示译码器数码显示译码器 译码器译码器( (即即 Decoder) ) 二进制二进制代码代码 与输入代与输入代码对应的码对应的特定信息特定信息 译译码码器器 数字逻辑与数字系统数字逻辑与数字系统二、二进制译码器二、二进制译码器 将输入二进制代码译将输入二进制代码译成相应输出信号的电路。成相应输出信号的电路。 n 位位二进制二进制代码代码 2n 位位译码译码输出输出二进制二进制译码器译码器 译码输出译码输出100011010001001010000100Y3Y2Y1Y0A0A1译码输入译码输入译码输出高电平有效译码输出高电平有效译码输出译码输出01111110

25、1101110110111000Y3Y2Y1Y0A0A1译码输入译码输入0000译码输出低电平有效译码输出低电平有效2-4 线译码器电路与工作原理演示线译码器电路与工作原理演示 数字逻辑与数字系统数字逻辑与数字系统 ( 一一 ) 3 线线 8 线译码器线译码器 CT74LS138 简介简介 CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7逻辑功能示意图逻辑功能示意图 ( (一一) ) 3 线线 8 线线译码器译码器 CT74LS138 简介简介 3 位位二二进制码进制码输入端输入端8 个个译码输出端译码输出端低电平有效。低电平有效。使能

26、端使能端 S1 高电平有效，高电平有效， S2、S3 低电平低电平有效，即当有效，即当 S1 = 1， S2 = S3 = 0 时译码时译码，否，否则禁止译码。则禁止译码。 数字逻辑与数字系统数字逻辑与数字系统01111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2S2+S3S1输出输出输入输入CT74LS138 真值表真值表允许译码器工作允许译码器工作禁止禁止译码

27、译码 Y7 Y0 由输入二进制码由输入二进制码 A2、A1、A0 的取值决定。的取值决定。011111111111111111010101010101010100010000000000输出逻辑函数式输出逻辑函数式Y0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m700001000Y0=A2A1A0=m0Y1=A2A1A0=m1二进制译码器能译出输入变量二进制译码器能译出输入变量的全部取值组合，故又称变量译码的全部取值组合，故又称变量译码器，也称全译码器。

28、器，也称全译码器。其输出端能提其输出端能提供输入变量的全部最小项。供输入变量的全部最小项。 数字逻辑与数字系统数字逻辑与数字系统 ( 二二 ) 用二进制译码器实现组合逻辑函数用二进制译码器实现组合逻辑函数 ( (二二) ) 用二进制译码器实现组合逻辑函数用二进制译码器实现组合逻辑函数由于由于二进制译码器的输出端能提供输入变量的全二进制译码器的输出端能提供输入变量的全部最小项，而任何组合逻辑函数都可以变换为最小项部最小项，而任何组合逻辑函数都可以变换为最小项之和之和的标准式，因此的标准式，因此用二进制译码器和门电路可实现用二进制译码器和门电路可实现任何组合逻辑函数。任何组合逻辑函数。当译码器输出

29、低电平有效时，多当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门。选用与非门；译码器输出高电平有效时，多选用或门。 数字逻辑与数字系统数字逻辑与数字系统由于有由于有 A、B、C 三个变量三个变量，故选用故选用 3 线线 - - 8 线线译码器。译码器。 解：解： ( (1) ) 根据逻辑函数选择译码器根据逻辑函数选择译码器 例例 试用译码器和门电路实现逻辑函数试用译码器和门电路实现逻辑函数CCABCBAY 选用选用 3 线线 - - 8 线线译码器译码器 CT74LS138， 并令并令 A2 = A，A1 = B，A0 = C。( (2) ) 将函数式变换为标准与将函

30、数式变换为标准与 - - 或式或式76531mmmmm ABCCABCBABCACBA CCABCBAY ( (3) )根据译码器的输出有效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路 数字逻辑与数字系统数字逻辑与数字系统ABCYY1Y0Y3Y4Y2Y5Y6Y71S1S2S3A0A1A2CT74LS138( (4) )画连线图画连线图Y&CT74LS138 输出低电平有效输出低电平有效，iimY ，i = 0 7因此，将因此，将 Y 函数式变换为函数式变换为76531mmmmmY 7653YYYYY 1采用采用 5 输入输入与非门与非门，其输入取自，其输入取自 Y1、Y

31、3、Y5、Y6 和和 Y7 。 数字逻辑与数字系统数字逻辑与数字系统 例例 试用译码器实现全加器。试用译码器实现全加器。解：解： ( (1) )分析设计要求，列出真值表分析设计要求，列出真值表设被加数为设被加数为 Ai ，加数为，加数为 Bi ，低位进位数为，低位进位数为 Ci- -1 。输出本位和为输出本位和为 Si ，向高位的进位数为，向高位的进位数为 Ci 。列出全加器的真值表如下：列出全加器的真值表如下：1111110011101010100110110010100110000000CiSiCi- -1BiAi输输 出出输输 入入7421mmmmSi 7653mmmmCi ( (3)

32、)选择译码器选择译码器选用选用 3 线线 8 线线译码器译码器 CT74LS138。并令。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。( (2) )根据真值表写函数式根据真值表写函数式 数字逻辑与数字系统数字逻辑与数字系统Y1Y0Y3Y4Y2Y5Y6Y71S1S2S3AiSiCi- -1A0A1A2CT74LS138CiBi( (4) )根据译码器的输出有效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路( (5) )画连线图画连线图Ci&Si&CT74LS138 输出低电平有效输出低电平有效，iimY ，i = 0 7因此，将函数式变换为因此，将函数

33、式变换为74217421YYYYmmmmSi 76537653YYYYmmmmCi 数字逻辑与数字系统数字逻辑与数字系统CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31 ( 三三 ) 译码器的扩展译码器的扩展 A3A2A1A0低低位位片片高高位位片片 ( (三三) )译码器的扩展译码器的扩展 例如例如 两片两片 CT74LS138 组成的组成的 4 线线 16 线线译码器。译码器。16 个

34、译码个译码输出端输出端 4 位二进制码输入端位二进制码输入端低低 3 位码从各译码位码从各译码器的码输入端输入。器的码输入端输入。A2A1A0A2A1A0A2A1A0S11S2A3S1S3S3S2E高位码高位码 A3 与高位片与高位片 STA 端和低位片端和低位片 STB 端端相连，因此相连，因此 ，A3 = 0 时时低位片工作，低位片工作，A3 = 1 时时高位片工作。高位片工作。 STA不用，应不用，应接有效电平接有效电平 1 。作作 4 线线 16 线译码线译码器使能端，低电平有效。器使能端，低电平有效。 数字逻辑与数字系统数字逻辑与数字系统CT74LS138 组成的组成的 4 线线 1

35、6 线线译码器工作原理译码器工作原理 E = 1 时，两个译码器时，两个译码器都不工作，输出都不工作，输出 Y0 Y15 都都为高电平为高电平 1。( (1) )A3 = 0 时，高位片不工时，高位片不工作，低位片工作，译出与作，低位片工作，译出与输入输入 0000 0111 分别对应分别对应的的 8 个输出信号个输出信号 Y0 Y7 。( (2) )A3 = 1 时，低位片不工时，低位片不工作，高位片工作，译出与作，高位片工作，译出与输入输入 1000 1111分别对应分别对应的的 8 个输出信号个输出信号 Y8 Y15。 E = 0 时，允许译码。时，允许译码。CT74LS138(1)A2

36、A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7S3S2S1Y8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31A3A2A1A0低低位位片片高高位位片片A2A1A0A2A1A0A2A1A0S11S2A3S1S3S3S2E 数字逻辑与数字系统数字逻辑与数字系统将将 BCD 码的十组代码译成码的十组代码译成 0 9 十个对应十个对应输出信号的电路，又称输出信号的电路，又称 4 线线 10 线线译码器。译码器。三、二十进制译码器三、二十进制译码器 8421BCD 码输入端，码输入端，从

37、高位到低位依次为从高位到低位依次为 A3、A2、A1 和和 A0 。 10 个译码输出端，个译码输出端，低电平低电平 0 有效。有效。4 线线- -10 线译码器线译码器CT74LS42逻辑示意图逻辑示意图Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A3 数字逻辑与数字系统数字逻辑与数字系统111111111111111111111111011111111111111011111111111100111111111111110111111111110101伪伪码码011111111110019101111111100018110111111111107111011111

38、101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3输输 出出输输 入入十进十进制数制数4 线线- -10 线译码器线译码器 CT74LS42 真值表真值表0000001000100100011110011010100010110001000000000011111111111111111111111111111111111111111111111111111111111111110111101100

39、1111010101伪伪码码01 数字逻辑与数字系统数字逻辑与数字系统5.2.3 数字显示译码器 在数字系统中，常需要将运算结果用人们习惯的在数字系统中，常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。十进制显示出来，这就要用到显示译码器。二二- -十十进制进制编码编码显示译显示译码器码器显示显示器件器件 数字逻辑与数字系统数字逻辑与数字系统 分段式按显示方式分 点阵式 半导体显示器 荧光数码管 液晶显示器 按发光物质分分类 数字逻辑与数字系统数字逻辑与数字系统 数字逻辑与数字系统数字逻辑与数字系统液晶显示器件(LCD) LCD是一种平板薄型显示器件，驱动电压低，工作电流非常

40、小，配合CMOS电路可以组成微功耗系统。 数字逻辑与数字系统数字逻辑与数字系统半导体数码管（半导体数码管（LEDLED）外形图）外形图fabcdegDPCOMdcDPefCOMbag 数字逻辑与数字系统数字逻辑与数字系统COMCOMaabbccddeeffggDPDP小数点小数点a ab bc cd de ef fg ga ab bc cd de=0e=0f=0f=0g g共阴极共阴极e=0e=0f=0f=0共阳极共阳极低有效低有效高有效高有效 数字逻辑与数字系统数字逻辑与数字系统七段显示译码器的设计显显示示译译码码器器a ab bc cd de ef fg ga ab bc cd de ef

41、 fg gA A3 3A A2 2A A1 1A A0 0R R 数字逻辑与数字系统数字逻辑与数字系统功能表功能表 0001 0 1 1 0 0 0 0 0010 1 1 0 1 1 0 1 0000 1 1 1 1 1 1 0 DCBA a b c d e f g 0 9 ( 8 4 2 1) 0011 1 1 1 1 0 0 1 0100 0 1 1 0 0 1 1 0101 1 0 1 1 0 1 1 0110 1 0 1 1 1 1 1 1000 1 1 1 1 1 1 1 1001 1 1 1 1 0 1 1 0111 1 1 1 0 0 0 0abcdefg 数字逻辑与数字系统数字

42、逻辑与数字系统 A3A0是字型译码器输入的是字型译码器输入的BCD地址代码。地址代码。 Y Y a a Y Y g g表示表示字型译码器的段位显示代字型译码器的段位显示代码。并规定码。并规定灯亮为灯亮为“1 1”，不亮为，不亮为“0 0”。所所以输出为高电平，可以驱动以输出为高电平，可以驱动共阴极共阴极LED数码数码管。管。LTRBIRBOBI / 灯测试输入端LT 消隐输入端BI 灭“0”输入端RBIRBO 灭“0”输出端控制端：控制端：RBOBI /表示消隐输入 / 灭 0 输出端。84213A2A1A0A7448abcdefgaYbYcYeYfYgYdY 数字逻辑与数字系统数字逻辑与数字

43、系统G13YaG14YbG15YcG16YdG17YeG18YfG19Yg1&11G1G2G3G4G5G9G10G6G7G11G8G12RBILTBI/RBOA0A1A2A31A0A1A2A3&1111111 数字逻辑与数字系统数字逻辑与数字系统十十A A3 3A A2 2A A1 1A A0 0a ab bc cd de ef fg g显示显示01100001111111011X00011011000021X00101110110131X00111111100141X01001011001151X01011101101161X01101001111171X0111111100

44、0081X10001111111191X100111110011101X101010001101111X101110011001121X110010100011131X110111001011141X111010001111151X111110000000XXXXXX00000000100000000000000XXXXX11111111LTRBIRBOBI /a ab bc cd de ef fg g 数字逻辑与数字系统数字逻辑与数字系统 从功能表中看出：表中列出输入BCD代码的前十个状态与Y a Y b 十个字型对应关系外，还规定了输入为10101111这六个状态下的显示字型。 LTBIR

45、BIRBO 灯测试输入端主要用于检查LED的好坏。 消隐输入端（与灭“0”输出端共用） 灭“0”输入端，熄灭无意义的0 灭“0”输出端与（灭“0”输入端配合使用）0 时，输出时，输出 a g 全全“1”七段全亮。七段全亮。1 时，正常译码。时，正常译码。0 时，不管输入何种状态，输出全时，不管输入何种状态，输出全01 时，正常译码。时，正常译码。0 时，灭掉不要显示的时，灭掉不要显示的0，00111 时，显示时，显示0,不灭中间不灭中间0。101101 数字逻辑与数字系统数字逻辑与数字系统LTRBIAAAARBO0123 A3 A0 = 00000RBI1LT当：（功能表倒数第二行）0RBO表

46、示本位应显示的0已经灭掉。功能扩展应用 将灭0输出和灭0输入配合使用，可以实现多位数码显示的灭0控制。 数字逻辑与数字系统数字逻辑与数字系统 例：用八位译码、显示器和规定小数点位构成具有灭0功能的十进制显示器。RBIRBORBIRBORBIRBORBIRBORBIRBORBIRBORBIRBORBIRBO11 数字逻辑与数字系统数字逻辑与数字系统A3A2A1A0LTBI/RBORBIYaYbYcYdYeYfYgVCCGNDA3A2A1A01VCC 数字逻辑与数字系统数字逻辑与数字系统 在数字系统传输过程中，有时要从一组输入数据中，选择出某一个数在数字系统传输过程中，有时要从一组输入数据中，选择

47、出某一个数据，完成这种功能的逻辑电路称作数据选择器（或称为多路选择开关）。据，完成这种功能的逻辑电路称作数据选择器（或称为多路选择开关）。 数据选择器是一个多输入，单输出的组合逻辑电路。数据选择器是一个多输入，单输出的组合逻辑电路。1 1、数据选择器的设计、数据选择器的设计例：用小规模电路设计例：用小规模电路设计4选选1数据选择器数据选择器什么是什么是4选选1？用开关来表示。？用开关来表示。00011011 在地址码的控制下，从在地址码的控制下，从D0D4中任选一个送中任选一个送到公共输出端到公共输出端Y。真值表：真值表：A1A0Y00D001D110D211D3301201101001DAA

48、DAADAADAAY0D2D1D3DY1110D1D2D3D1A0AY&15.3 数据选择器 数字逻辑与数字系统数字逻辑与数字系统2、中规模TTL集成电路74LS153双4选1数据选择器工作原理&1&11111111S2S10D11D12D13D1A2A20D21D22D23D1Y2Y 数字逻辑与数字系统数字逻辑与数字系统双四选一原理图双四选一原理图: :D10D20D11D12D13D21D22D23Y1Y2双刀四掷开关双刀四掷开关(L)(R) 16 15 14 13 12 11 10 974LS153 1 2 3 4 5 6 7 8VCC 2S A0 2D3 2D2

49、 2D1 2D0 2Y1S A1 1D3 1D2 1D1 1D0 1Y GND选通控制端选通控制端S为低电平有效，即为低电平有效，即S=0时芯片被选时芯片被选中，处于工作状态；中，处于工作状态；S=1时芯片被禁止，时芯片被禁止，Y0。 数字逻辑与数字系统数字逻辑与数字系统将四选一扩大为八选一1 1 A1 A0 E D0 D1 D2 D3 A1A0ED3D2D1D0F1 F2 F D3D2D1D0D4 D5 D6 D7 1 A2a 图图 四四 选选 一一四四 选选 一一A1A01 数字逻辑与数字系统数字逻辑与数字系统0 1 2 3 4 5 6 70 1 2YENMUX(2)07GD8D15D23

50、D160 1 2 3 4 5 6 70 1 2YENMUX(3)07GA0A1A2A3A4012301ENMUXY0 1 2 3 4 5 6 70 1 2YMUX(1)07GD0D1D2D3D4D5D6D7END320 1 2 3 4 5 6 70 1 2YENMUX(4)07GD24例如：例如：A4A3A2A1A0=11101A4A300011011在在A2A1A0 0地址码作用下，四片地址码作用下，四片8选选1都有输出，都有输出，总输出由高位地址码总输出由高位地址码A A4 4A A3 3决定。决定。1 11 11 10 01 1D5D13D21D29D29用四片8选1数据选择器和一片4选

51、1构成32选1数据选择器。 数字逻辑与数字系统数字逻辑与数字系统 数字逻辑与数字系统数字逻辑与数字系统A1 A0 A0 A1D0 D1 D1 D3 D3 D0 D2 D2 数数 据据 选选 择择 器器 数数 据据 分分 配配 器器 同同 步步 与数据分配器组成时分传输系统与数据分配器组成时分传输系统A1 A00 0D0 D00 1D1 D11 0D2 D21 1D3 D3这样可将并行数据变为串行进行传这样可将并行数据变为串行进行传送，接收时将串行转变为并行。因此，送，接收时将串行转变为并行。因此，节省设备。数字通信常采用此种传送方节省设备。数字通信常采用此种传送方法。法。 数字逻辑与数字系统数

52、字逻辑与数字系统72 类似地，可以写出2n路选择器的输出表达式为 120iiinDmW 式中，mi为选择控制变量An-1，An-2，A1，A0组成的最小项；Di为2n路输入中的第i路数据输入，取值0或1。 3 3应用举例应用举例 多路选择器除完成对多路数据进行选择的基本功能外，在逻辑设计中主要用来实现各种逻辑函数功能。 (1) (1) 用具有用具有n n个选择变量的多路选择器实现个选择变量的多路选择器实现n n个变量函数个变量函数 数字逻辑与数字系统数字逻辑与数字系统73 一般方法：一般方法： 将函数的n个变量依次连接到MUX的n个选择变量端，并将函数表示成最小项之和的形式。若函数表达式中包含

53、最小项mi，则相应MUX的Di接1，否则Di接0。 例例 1 1 用多路选择器实现以下逻辑函数的功能： F(A,B,C)=m(2,3,5,6) 解解 由于给定函数为一个三变量函数故可采用8路数据选择器实现其功能。 具体实现具体实现：将变量A、B、C依次作为8路数据选择器的选 择变量，令8路数据选择器的 D0=D1=D4=D7=0，而D2=D3=D5=D6 =1即可。 数字逻辑与数字系统数字逻辑与数字系统74 该方法可通过比较8路数据选择器的输出表达式和给定函数表达式得到验证。 据此可作出用8路选择器实现给定函数的逻辑电路图，如右图所示。 上述方案给出了用具有n个选择控制变量的多路选择器实现n个

54、变量函数的一般方法。 数字逻辑与数字系统数字逻辑与数字系统75 逻辑函数F的表达式为 CABCBABCACBA)C,B,A(F比较上述两个表达式可知：要使W=F，只需令A2=A, A1=B,A0=C且D0=D1=D4=D7=0，而D2=D3=D5=D6=1即可。 70126012501240123012201210120012DAAADAAADAAADAAADAAADAAADAAADAAAW八路数据选择器的输出函数表达式为： 数字逻辑与数字系统数字逻辑与数字系统76 数字逻辑与数字系统数字逻辑与数字系统77 数字逻辑与数字系统数字逻辑与数字系统78 数字逻辑与数字系统数字逻辑与数字系统79 当

55、函数的变量数比MUX的选择控制变量数多两个以上时， 一般需要加适当的逻辑门辅助实现。在确定各数据输入时， 通常借助卡诺图。 (3) (3) 用具有用具有n n个选择控制变量的多路选择器实现个选择控制变量的多路选择器实现n+1 n+1 个以上变量的函数个以上变量的函数 例例3 3 用4路选择器实现4变量逻辑函数 F(A,B,C,D)=m(1,2,4,9, 10,11,12,14,15) 的逻辑功能。 解解 用4路选择器实现该函数时，应从函数的4个变量中 选出2个作为MUX的选择控制变量。原则上讲，这种选择是任 意的，但选择合适时可使设计简化。 数字逻辑与数字系统数字逻辑与数字系统80 选用变量选

56、用变量A A和和B B作为选择控制变量作为选择控制变量 假定选用变量A和B作为选择控制变量，首先作出函数 的卡诺图如图(a)所示。 图中， A、B两个选择变 量按其组合将原卡诺图划分为 4个2变量子卡诺图（对应变量 C和D，如图中虚线所示）。 各子卡诺图所示的函数就 是与其选择控制变量对应的数 据输入函数Di。 求数据输入函数Di时，函 数化简可以在子卡诺图中进行。 数字逻辑与数字系统数字逻辑与数字系统81 注意：注意：由于一个数据输入对应选择控制变量的一种取值组合，因此，化简只能在相应的子卡诺图内进行，即不能越过图中虚线。; DCD CD CD0DCDCD1; DCD2DCD3分别化简图(a)中的每个子卡诺图中的1方格，见图中实