PCB Stack_up

1、Lemon2014.04一，PCB及相關材料的介紹二，PCB的製程 1，內層 2，外層三，HDI簡介四，特徵阻抗及Tool Polar Si9000簡介目錄PCB的定義 PCB（ print circuit board 印刷電路板）是 以銅箔基板（ Copper-clad Laminate 簡稱CCL ）做為原料而製造的電器或電子的重要機構元件; PCB的功能為提供完成第一級元件與其它必須的電子電路零件接 合的基地，以組成一個具特定功 能的模組或成品 2022/5/103一，PCB及相關材料的介紹 銅箔層厚度的單位OZOZ(盎司）：既是重量單位又是長度單位。作為長度單位時1OZ代表PCB的銅箔

2、厚度約為36um(1.4mil),它來源于把1OZ重的8.9g/cm密度的純銅平鋪到1平方英尺（144inch)的面積上的厚度。 1mm=39.37mil 作為重量單位1OZ=28.3495g X550ZE疊構不是固定的，可根據需求調整疊構選擇 對於六層板，優先考慮方案3，優選佈線層S2，其次S3,S1.主電及其對應的地布在4,5層，層厚設置時，增大S2-P之間的間距，縮小P-G2之間的間距（相應縮小G1-S2層之間的間距），以減小電源平面的阻抗，減少電源S2的影響； 在成本要求較高的時候，可採用方案1，優選佈線層S1，S2，其次S3，S4，與方案1相比，方案2保證了電源，地平面相鄰，減少電源

3、阻抗，但S1，S2，S3，S4，全部裸露在外，只有S2才有較好的參考平面； 對於局部，少量的信號要求較高的場合，方案4比方案3更適合，它能提供極佳的佈線層S2都是偶數層 奇數PCB板原材料的成本略低於偶數層PCB。但是奇數層PCB的加工成本明顯高於偶數層PCB，內層的加工成本相同；但外層的處理成本高。 不用奇數層設計PCB的最好的理由是：奇數層電路板容易彎曲。当PCB在多層電路粘合工藝后冷卻時，核結構和敷箔結構冷卻時，不同的層壓張力會引起PCB彎曲。隨著電路板厚度的增加，具有兩個不同結構的複合PCB彎曲的風險就越大。消除電路板彎曲的關鍵是採用平衡的層疊。儘管一定程度彎曲的PCB達到規範要求，但

4、後續處理效率將降低，导致成本增加。因為裝配時需要特別的設備和工藝，元器件放置准度降低，故將損害質量。 平衡層疊PCB優點：成本低、不易彎曲、保證質量。 膠片簡介預浸料（Prepreg），是把基體浸在強化纖維中製成的預浸材料產品,是一種半硬化材料，為基板及多層板之黏合材料。強化材料主要有碳纖維、玻璃纖維、芳族聚酰胺纖維等。基體材料主要有環氧樹脂、聚酯樹脂、熱可塑性樹脂等常見規格為1080、2116、7628、7630等膠片特性： 膠流量(R/F)比例流量，指樹脂流動量 凝膠時間(P/G) 指樹脂軟化流動至產生聚合硬化時間 膠含量(R/C)指除玻璃布外樹脂所占之重量比樹脂 A _stage-液態生

5、膠水（原料） B _stage-半硬化態（PP) C _stage-硬化態(基板) 膠片簡介膠片種類內層:是將光阻劑以熱壓方式貼附在清潔的板面上壓膜前須做下列處理：(銅面處理)清洗 微蝕 磨刷 水洗 烘乾 壓膜何謂銅面處理：不管原基材銅箔或一次鍍銅板都要仔細做清潔處理及粗化，對乾膜(Dry Film)才有良好的附著力。銅面處理可分兩種型態：1.微蝕:利用稀硫酸中和一一把銅面氧化物去除，有時銅箔表面有一層防銹的鉻化處理膜也應一起去掉，時間大約為1-2分鐘，濃度10%(適用於多層板)。2.機械法:以含有金鋼刷或氧化鋁等研磨粉料的尼龍刷去除油脂(grease)、灰塵(dust)、和顆粒(partic

6、le)氧化層(oxidized layer)，表面的凹凸可以使乾膜與銅面有良好的密著性，以免產生open的現象。磨刷太粗糙會造成滲鍍和側蝕。二，PCB的製程內層1.所謂曝光是指讓UV光線穿過底片及板面的透明蓋膜，而達到感光之阻劑膜體中使進行一 連串的光學反應。2.隨時檢查曝光的能量是否充足，可用光密度階段表面(density step tablet)或光度計(radiometer)進行檢測，以免產生不良的問題。曝光時注意事項： (1).曝光機及底片的清潔，以免造成不必要的短路或斷路。 (2).曝光時吸真空是否確實，以免造成不必要的線細。Allegro內層內層蝕刻：蝕刻液的化學成份、溫度、氯化銅

7、 pH 值及輸送速度等，皆會對光阻膜的性能造成考驗。蝕刻Copper Etching 去 膜蝕刻後的線是鋸齒狀的內層(AOI)(Auto Optical Inspection )沖 孔檢 測Inspection黑(棕)化Black(Brown) Oxide目的：1.使銅面上形成粗化，使膠片的溶膠有較好的附著力。 2.阻止膠片中的銨類或其他有機物攻擊裸面，而發生分離的現象。內層內 層內層線路:：主要是均勻分佈熱量，因各冊中之各層上銅量分佈不均，無銅處傳熱很慢，如果受熱不均勻會造成樹脂硬化不均，會造成板彎板翹(Kroft Paper) :主要功能在延緩熱量之傳入，使溫度曲線不致太陡，並能均勻緩衝(

8、Curshion)、分佈壓力及趕走氣泡，又可吸收部份過大的壓力壓 合Lamination銅 箔內 層膠 片壓 合Lamination熱壓須要3小時 ；冷壓須要3小時。紅外線 對位X-RAY定位孔鑽定位孔壓 合(3)LaminationL靶的用途1、壓合後的撈邊定位Pin孔；2、鑽孔制程定位Pin孔； 外層鑽孔(1)(Outer Layer Drilling) 外層鑽孔1.準確度準確度(Acuracy) 指孔位在X、Y座標數據上的精確性，如板子正面與反面在孔位上的差距，通常也指疊高三片同一孔最上與最下兩面的位置誤差等。2.孔壁的品質孔壁的品質(Hole wall quality) 3.生產力生產

9、力 (Productivity) 指每次疊高(Stack High)的片數(Panels)。X、Y及Z等方向之移動，換夾鑽針，上下板料，逐段鑽通或一次通等總體生產數度。4.成本成本(Cost) 疊板片數鑽針重磨(Re-shaping)次數，蓋板與墊板之用料 ，鑽後品檢之執行等(如數孔機Hole Counter 或檢孔機Hole Inspector)。製程能力：孔徑尺寸誤差3 mil 。外層 鑽孔(2)(Drilling)鑽孔板子的疊高片數(張數)會影響到孔位的準確度。以 62 mil的四層板而言，本身上下每片之間即可差到 0.5 mil。故為了減少孔位偏差，其總厚度不宜過多。疊高片數太多，鑽針

10、受到太大的阻力後一定會產生搖擺(Wander)的情形，孔位當然不準。“墊板”是為了防止鑽針刺透而傷及鑽機臺面之用，是一種必須的耗材。蓋板主要目的是為鑽針的定位 、散熱、防止上層銅面產生出口性毛頭等。蓋板採用合金鋁板者從長期操作可知，不但平均孔位準度可提高 25% ，且鑽針本身溫度也可以降低 20%。外層 鍍通孔(1) (Plated Through Hole) 鍍 通 孔 微蝕微蝕:去除板子銅面上的氧化物及其它雜物。去膠渣去膠渣(De-Smear):鑽頭在高速旋轉時與孔壁發生磨擦，而產生大量的熱量使溫度急速上升，超過了FR-4的TG 1500C甚多；因而使其環氧樹脂發生熔化，隨鑽針退出孔壁時塗

11、滿了整個孔壁，待其溫度降低後又硬化成膠餅式，已變質的一層殼膜稱為“膠渣”(Smear)，當無內層導體的雙面板只須兩外層互通電時，此種膠渣對其功能影響不大，一般皆聽其自然不加以理會。多層板有內層線路必須藉內通孔之導體與其它各層貫通，故必須將其斷面上的膠渣去掉。更有甚之者孔壁之膠渣若不除去，則由無電銅及後來鍍銅所建立的孔壁，並未扎根在堅實的膠面上，正如同房屋是建立在浮沙上一樣經不起考驗，在經過高溫焊接後，整個孔壁會自底材的膠面及玻璃束上分離，形成所謂“拉離”(Pull away)，一般未做除膠渣雙面板之焊後微切片，很容易見到這種現象。因未除膠渣的這種拉離現象，很可能造成通孔固著強度試驗的失敗(Bo

12、nd Strength)，故不可不慎。外層 鍍通孔 (2)(Plated Through Hole) 鍍 通 孔 整孔(Hole Conditioning)：除了做清潔作用外，還有把非金屬不導電的孔壁做初步整理與安排，使更容易更牢固接受金屬反應 (metallization)外層UV光線影像轉移壓 膜 曝 光Exposure曝 光 後 乾膜Dry Film底片圖案未曝光影像透 明 區已曝光區外層影像顯影電鍍厚銅裸露圖案孔銅鍍銅：PCB鍍銅而言，最有效完成質量輸送的方式，就是鍍液快速的攪拌及循環，孔中鍍液的快速流通，銅才能有效均勻鍍在孔壁上，而不發生狗骨頭(dog boning)。外層電鍍純錫錫

13、面鍍錫的目的：保護其下所覆蓋的銅導體，不致在蝕刻受到攻擊。是一種良好的蝕刻阻劑，能耐得一般的蝕銅液。外層 去 膜 蝕 刻Copper Etching 剝 錫線路圖案裸露銅面樹脂外層外層檢修測試Outer Layer Inspection 防 焊 印 刷Solder Mask 測 試 針防焊油墨綠漆按品質之不同，而分成三個等級Class如下：Class1：用於一般消費性電子產品，如玩具單面板只要有綠漆即可。Class2：為一般工業電子線路板用，如電腦、通訊設備、厚度 0.5mil以上。Class3：為高信賴度長時間操作之設備，厚度至少要 1mil以上。外層防 焊 曝 光 UV光線防焊圖案防焊功能

14、如下:1.下游組裝焊接時，使其焊錫只局限沾錫所在指定區域。 2.後續焊接與清洗製程中保護板面不受污染。 3.避免氧化及焊接短路。外層 防焊顯影烘烤防焊圖案外層烘烤時間:800C 30分 / 1200C 30分 / 1500C 120分。(全程3小時)表面處理在裸露的銅面塗上一層保護物，防止銅面被氧化。Entek（OPS 有機物，有效期48h）化金，化銀，Entek,Entek+化金印 文 字Print文 字Silk Legend文字印刷 :將客戶所需的文字，商標或零件符號以網板印刷(類似絹印)的方式印在板面上 。外層C11C136什麼是HDI？HDI=High Density Intercon

15、nection(高密度互連) HDI.和傳統電路板最大的不同處,在於HDI的立體化電路設計,以盲孔(Blind Hole)與埋孔(Buried Hole)來取代部分的導通孔. 孔小：孔徑在6 mil以下(最低可以達到4mil)線細：Line/Space 不大於 3 mil/ 3mil密度高：接點密度大於 130點/in2三，HDI簡介37HDI與一般PCB的區別Buried holeThrough holeBlind via埋 孔盲孔通孔通孔 Through Hole埋孔 Buried Hole盲孔Blind Via多層板結構中只有通孔，HDI 結構中通常都有埋孔，盲孔，與通孔。 成品后會進行

16、阻抗的測量 目前有三家：Tektronix, Agilent, Polar 一般不會每片都測量，抽檢阻抗測量 這裡的測量不是在客戶需要的PCB成品上測量，而是在PCB製程時廠商自己設計及預留的板邊上進行測量的， 板邊上有對應 測量孔。Via impedance = (138 / e) * log 10(D/d)Where:log = logarithm of 10d = diameter of center conductor in inches; D = inner diameter of cable shield in inches;e = dielectric constant, typ

17、ically 3.6, for dielectric fillers;http:/ 的測量界面PCB价格参考PCB Function PCB Description PCB PriceX750DP_CARDREADER_R1.1 EXPRESS 8.02*7.39,2L(20),1MM 0.1388 USDX750DP_ODD_R1.1 EXPRESS 7.42*5.47 ,2L(20),1MM 0.0951 USDX750DP_IO R1.2 YUANMAO 2.15*0.89,6L(1),0.94MM 0.2000 USDX750DP_PWR R1.2 YUANMAO 1.47*0.93,

18、6L(1),0.94MM 0.2000 USDX550DP_MB R2.0 HANNSTAR 12.8*10.3,6L(2)0.94MM 4.04333 USD此錶只給出以板厚為2.0mm的4層樣板每平方釐米的價格比較，僅供參考传输线带状线stripline微带线microstrip 兩個具有一定長度的導體就構成傳輸線。其中一個導體成為信號的傳輸通道，則另一個導體就構成信號的返回通路（一般為地）。四，特徵阻抗及Tool Polar Si9000的簡介線距線寬 特徵阻抗信號沿傳輸線傳播時信號看到的瞬間阻抗的值 信號傳播時，在任何時候希望看到的特徵都保持一致（受控阻抗傳輸線） 若傳輸線各處特徵阻抗

19、不同，信號能量的一部份就會在阻抗變化的地方發生反射，並有可能形成震盪，從而影響信號（高速信號）的質量。低速信號有足夠時間在可能導致誤觸發前穩定下來。 Polar Si9000內層內層0.5 oz銅厚度銅厚度0.65mil內層內層1.0 oz銅厚度銅厚度1.3mil外層外層0.5 oz + plating銅厚度銅厚度1.55mil內層內層0.5 oz線寬上幅與下幅差為線寬上幅與下幅差為0.25mil內層內層1.0 oz線寬上幅與下幅差為線寬上幅與下幅差為0.75mil外層線寬上幅與下幅差為外層線寬上幅與下幅差為0.75mil內層內層/外層銅厚度及線寬幅差外層銅厚度及線寬幅差預估預估值值 . 介介

20、電常數依照介電層厚度進行取值，介電層越厚電常數依照介電層厚度進行取值，介電層越厚Er越大。越大。介電層之介電常數值介電層之介電常數值 Polar (Er)厚度厚度FR-4RCC3.2x43.54x63.66x73.77x83.98x104.010 x144.114x164.4x164.5特徵阻抗信號沿傳輸線傳播時信號看到的瞬間阻抗的值信號的傳輸速度-單位長度信號延遲的時間（在同一層延遲時間相同）SMBus f=100KHZ DDR3 f=1000MHZDatasheet Spec DelaytimeMax=300psL2in保持时间建立时间AMDIntel外層外層41 ohm 6mil試算阻抗

21、試算阻抗值值41.53ohm，Delaytime 148.074ps同層時線寬對Delaytime的影響外層外層45 ohm 5mil試算阻抗試算阻抗值值45.51ohm，Delaytime 147.788ps外層外層50 ohm 4mil試算阻抗試算阻抗值值50.41ohm，Delaytime 147.536ps147.536ps/in167.265ps/in148.074ps147.788ps147.536ps同層Delaytime基本一致影響阻抗之要素相對於阻抗變化之影響阻抗之要素相對於阻抗變化之關系關系(其中一個參數變化，其中一個參數變化， 假設其假設其余條件不變余條件不變)阻抗線寬阻抗線寬:阻抗線寬與阻抗成反比阻抗線寬與阻抗成反比,線寬越細線寬越細, 阻抗越高阻抗越高, 線寬越粗線寬越粗, 阻抗越低。阻抗越低。介質厚度介質厚度:與阻抗成正比與阻