第6章8086-8088微机系统的功能组件

1、普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 （高职高专教育） （第四版）米昶 孙杰 苑伟 编著大大 连连 理理 工工 大大 学学 出出 版版 社社普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 第6章 8086/8088微机系统的功能组件(目录)6.1概述6.2 可编程定时/计数器 8253/82546.2.1 Intel 8253的基本特性6.2.2 Intel 8253的外部引脚与内部结构6.2.3 8253的工作方式6.2.4 8253的控制逻辑6.2.5 8253在IBM PC/XT中的应用6.3 中断控制器Intel 8259A6.3.

2、1 概述6.3.2 Intel 8259A的功能6.3.3 8259A的结构6.3.4 8259A芯片的工作方式普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 第6章 8086/8088微机系统的功能组件(目录)6.3.5 8259A在IBM PC/XT机的外部中断系统中的应用6.4 可编程DMA控制器DMAC 8237A6.4.1 概述 6.4.2 DMA控制器8237A6.4.3 8237A DMA控制器在IBM PC计算机中的应用6.5 功能组件在高档微机中的演变6.5.1 芯片组的形成与发展6.5.2 芯片组的体系结构6.5.3 芯片组支持的新技术本章小结习题普通

3、高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 第6章 8086/8088微机系统的功能组件6.1概述 在微型计算机中，CPU作为它的核心部件担负着主要的控制工作。但是，要想完成复杂的处理功能除了构成系统的基本组件，如微处理器、存储器和输入/输出接口电路以及系统支持电路外，还要求许多其他部件构成可以协调工作的系统。芯片功能PC/XTAT处理器808880286数学协处理器808780287时钟发生器828482284总线控制器828882288系统定时器82538254中断控制器82598259DMA控制器82378237CMOS RAM实时时钟MC146818键盘控制器82

4、558042表6.1 PC/XT及AT微型计算机所使用的主要芯片普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.16.1概述概述 根据微型计算机的结构特征和工作方式，所有构成系统的组件或部件都是通过系统总线相连。以IBMPC/XT为例，电路框图如图6.1所示。图6.1 IBM PC/XT系统板组成框图普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.2 可编程定时/计数器 8253/8254 在微机系统中，为了实现系统的某些功能，需要为CPU和外部设备提供具有时间基准规律的控制信号以实现定时或延时的功能。例如控制机内扬声器按一定频率发出声响，实

5、现定时控制或中断，以及对外部事件进行计数并将结果输入到CPU中。 在实现的方法上通常有以下两种： 通过单一的数字逻辑方法由硬件电路实现。 使用可编程的定时/计数逻辑器件。 可编程计数器/定时器件是为方便微型计算机系统的设计和应用而研制的，很容易和系统总线连接。在IBM PC/XT微型计算机系统中，使用的可编程定时/计数芯片为8253。它的改进型为8254，应用在AT微型计算机系统中。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.2.1 Intel 8253的基本特性Intel 8253可编程计数器/定时器芯片是具有软件设定功能的、用以实现定时和计数控制的专用芯片。该

6、芯片具有以下特征：（1） 内有3个独立的减法计数器，输入引脚每接收到一个计数脉冲，计数器内数值自动减1。（2） 每个计数器可以通过程序设置的方法选定不同的工作方式。（3） 计数器字长为16位，可以按十进制（BCD码）或二进制模式计数。（4） 每个计数器最高计数速率可达2.6MHZ。（5） 器件接口与TTL电平兼容，可以方便的与CPU相连。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.2.2 Intel 8253的外部引脚与内部结构Intel 8253 芯片的引线以及引脚功能分类如图6.2所示图6.2 8253 芯片的引线以及引脚功能分类普通高等教育普通高等教育“十一

7、五十一五”国家级规划教材国家级规划教材 6.2.2 Intel 8253的外部引脚与内部结构 根据接口属性和功能，除电源引脚外，芯片的引脚可以分为三大类：与CPU总线接口的双向三态数据线D0D7；读写以及片选控制线WR、RD和CS，以及片内寄存器的地址线A1、A0；用于计数/定时器信号输入/信号输出和控制的3组引脚。 其中每个计数器通道的引脚有3个，具体功能如下： CLK02：计数脉冲输入引脚，在每个计数通道中，计数器就是对这个脉冲计数。 GATE02：门控信号输入引脚，通过此引脚，可以在外部控制汁数器工作。 OUT02；输出引脚，当计数器减1计数到“0”时，OUT引脚将有信号输出，用以表示计

8、数到或计时到。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.2.2 Intel 8253的外部引脚与内部结构 8253的内部结构逻辑见图6.3。它主要由4个基本的单元组成，它们是： 数据总线缓冲器单元 读写控制逻辑单元 控制字寄存器单元 3个计数器逻辑单元。图6.3 8253内部结构图普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.2.3 8253的工作方式 根据对工作方式寄存器中控制字M2、M1和M0的不同设置，8253可以工作于6种不同的工作方式。表6.2列出了8253 不同工作模式下效果。工作方式工作效果OUT的输出计数器初值装载特征

9、GATE的作用低或变为低上升沿高电平0基数到终点时产生中断一次性负方波重装载禁止计数允许计数1可编程的单脉冲输出一次性负方波由GATE启动，可不装载启动计数 下一个CLK脉冲使输出变低2比率发生器周期性负脉冲可不装载禁止计数立即使输出为高重新装入计数 启动计数允许计数3方波发生器周期性负脉冲可不装载禁止计数立即使输出为高启动计数允许计数4软件触发选通脉冲输出一次性负脉冲重装载禁止计数允许计数5硬件触发选通脉冲输出一次性负脉冲由GATE启动，可不装载启动计数表6.2 8253 不同工作模式下效果普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.2.4 8253的控制逻辑1

10、8253的寻址方式 为对8253进行正确地设置，必须根据工作要求将来自CPU的设置信息正确地写入8253相应的寄存器。根据8253的读写控制逻辑信号，由控制和地址信号决定的8253内部逻辑单元的寻址见表6.3。CSA1A0RDWR功能00010写计数器000110写计数器101010写计数器201110写控制寄存器00001读计数器000101读计数器101001读计数器201101非法操作0XX11无操作1XXXX无操作表6.3 8253 的 寻 址 方 式普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.2.4 8253的控制逻辑 2控制逻辑（工作方式控制字） 作为

11、一个可编程逻辑芯片，为使8253按照预定的模式工作，在启动8253工作之前根据不同的用途对其进行设置也就是初始化。初始化的方法就是向8253的控制字寄存器写入正确的控制字和向计数寄存器写入正确的计数初值。8253的控制字由一个字节的二进制数构成，用字节中不同的位表示设定的内容，各位的意义见图6.4。8253 可编程计数器/定时器芯片的控制字普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.2.5 8253在IBM PC/XT中的应用 在IBM PC/XT中，为了实现时钟的计时、DRAM的刷新以及控制扬声器发声等功能，系统使用了一片Intel 8253芯片。1、芯片的接口

12、电路和地址（如图6.5所示）其中计数器三个通道端口的地址分别为40H，41H和42H。方式控制字的端口地址为43H。2、各通道的功能 通道0: 通过编程将该通道设定为定时器，其作用是为日历时钟提供一个恒定的时间基准。 通道1：用于动态RAM的刷新定时。 通道2：该通道的输出端（OUT3）与扬声器连接，通过编程使其为方波输出，在程序的控制下可以得到不同形式的信号输出，作为系统的提示或报警信号。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.2.5 8253在IBM PC/XT中的应用图6.5 IBM PC/XT微型计算机中的8253应用电路功能图普通高等教育普通高等教育

13、“十一五十一五”国家级规划教材国家级规划教材 6.2.5 8253在IBM PC/XT中的应用3计数器设定的工作状态：（1）通道0：电子钟时间基准 工作方式3、二进制计数方式、16位数据； 工作方式控制字：36H；计数器初值：0000H（最大计数值65536）；输出频率：1.19318（MHz）/216 18.2（Hz）。（2）通道1：RAM刷新定时 工作方式2、二进制计数方式、低位单字节数据；工作方式控制字：54H；计数器初值：12H；定时周期：1/（1.19318（MHz）/18（12H）1/（66.3103）15.08（us）；（3）通道2：扬声器音频输出 工作方式3、二进制计数方式、1

14、6位数据；工作方式控制字：B6H ；计数器初值：根据扬声器输出频率设置。例如当设置初值为533H（1331D）时， 输出频率为：1.19318（MHz）/（533H） 896Hz。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.3 中断控制器Intel 8259A6.3.1 概述 中断是用以提高计算机工作效率的一种重要技术。最初，它只是作为计算机与外设交换信息的一种同步控制方式而提出来的，但随着计算机技术的发展，为了实时处理计算机系统内的各种状态信息特别是一些突发的故障信息，也采用中断技术来及时处理这类信息，于是产生了CPU内部软件中断的概念。 在微型计算机系统中中断

15、操作分为两类，由指令启动的软件中断和由外界中断请求输入信号启动的硬件中断。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.3.2 Intel 8259A的功能 Intel8259A是80 x86系列计算机采用的可编程的中断控制器。通过该控制器用以管理中断，接受外部设备的中断请求，并能从多个中断请求信号中经优先级判决找出优先级最高的中断源，然后决定是否向CPU发出中断申请信号INT，或者拒绝外设的中断申请给以中断屏蔽。 Intel 8259A有多种工作模式，能适应各种系统要求，以便选取最佳的方案管理微机系统的中断。它主要具有以下功能： 它具有8级优先权控制，通过级联可扩

16、展至64级优先权控制。每一级中断都可以屏蔽或允许。在中断响应周期，8259A可提供相应的中断向量，从而能迅速地转至中断服务程序。8259A具有多种工作方式，可以通过编程来进行选择以适应不同的系统要求。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.3.3 8259A的结构18259A的引脚功能 8259A是28条引线双列直插式封装的芯片，图6.6给出了Intel 8259A芯片的外形以及引脚配置和功能。Intel 8259A 引脚功能表名称功能CS片选信号输入RD读控制信号输入WR写控制信号输入D7D0双向数据总线A0命令选择地址线CAS2CAS0级联专用总线SP/E

17、N设备编程/允许缓冲器选择INT中断输出INTA中断相应输入IR7IR0中断请求输入图6.6 Intel 8259A芯片的外形以及引脚配置普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.3.3 8259A的结构28259A的内部结构8259A的内部结构方框图如图6.7所示。INTD7D0INTA中断请求寄存器（IRR）中断屏蔽寄存器（IMR）数据总线缓冲器IR0IR7读/写控制逻辑级联缓冲器比较器RDWRA0CSCAS0CSA1优先权判别电路（PR）中断服务寄存器（ISR）控制逻辑CAS2SP/EN普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材

18、6.3.3 8259A的结构 各模块的功能介绍如下：（1） 中断请求寄存器（IRR）和中断服务寄存器（ISR） 每片8259A有8条外界部中断请求线IR0IR7，每一条请求线有一个相应的触发器来保存请求信号。在中断输入线上的中断请求，由两个相级联的寄存器中断请求寄存器IRR(Interrupt Request Register)和中断服务寄存器ISR(Interrupt Service Register)来管理。（2） 优先级判别电路 优先级判别电路用来确定发出中断请求信号的优先级别。当几个中断请求信号同时出现时，优先级判别电路对保存在IRR中的各个中断请求，经过判断确定各中断的优先级，选择出

19、优先级最高的中断。并由INTA脉冲将它存入中断服务寄存器的对应位中。IR7IR0的优先级，通常按IR0IR1IR7的顺序，通过程序也可以设定为循环方式。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.3.3 8259A的结构（3） 中断屏蔽寄存器(IMR) 中断屏蔽寄存器IMR(Interrupt Mask Register) 是一个8位寄存器，通过对IMR寄存器中不同位的设置可实现对各级中断实现有选择的屏蔽。当该寄存器中某一位置“1”时，表示禁止这一级中断请求进入系统，这时被屏蔽了的位对应的中断请求就不能送人优先权判定电路，从而禁止来自该位所对应的中断。（4） 控制

20、逻辑电路 控制逻辑电路的作用是根据CPU对8259A编程设定的工作方式产生内部控制信号，并在适当的时候通过INT中断输出端向CPU发出中断请求信号，请求CPU响应；当控制逻辑通过INTA输入端接收到来自CPU的中断响应信号时，它将自动将中断类型码送到数据总线。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.3.3 8259A的结构（5）数据总线缓冲器 数据总线缓冲器是三态、双向、8位的缓冲器，用来连接8259A和系统数据总线，完成控制字和状态信息以及中断类型码的传输。（6）读写控制逻辑 这个部件的功能是接收来自CPU输出的读/写命令。在进行写操作时，它把写入的数据送到

21、相应的寄存器（包含有初始化命令字寄存器和控制命令字）。在读8259A时，它允许把反映8259A的状态的寄存器内容传送到数据总线上。（7）级联缓冲比较器 在由多个8259A构成的级联主从结构中，这个功能块寄存并比较在系统中所使用的各个8259A的级联地址。在8259A作为主片使用时，CAS2CAS0作为输出端使用，输出级联地址。而当8259A作为从片使用时，CAS2CAS0则作为输入端使用，输入级联地址。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.3.4 8259A芯片的工作方式8259A通过编程可以设置各种不同的操作方式。1中断触发方式 8259A可通过软件初始化

22、的方法来定义两种不同的中断触发方式：电平触发方式和边沿触发方式。2中断优先权级别方式 针对各种不同的要求，8259A可以通过初始化将其设置为优先权级别固定分配和循环设置两种优先权级别方式。3中断优先权管理 中断优先权管理是中断管理的核心问题。8259A中对中断优先权的管理，可概括为以下三种方式：完全嵌套方式、自动循环方式和中断屏蔽方式。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.3.4 8259A芯片的工作方式（1）完全嵌套方式 完全嵌套方式是8259A被初始化后自动进入的基本工作方式，在这种方式下，由各个IRi端引入的中断请求具有固定的中断级别。IR0具有最高优

23、先级，IR7具有最低优先级，其他级顺序类推。完全嵌套方式下，可采用以下3种中断结束方式： 普通EOI方式 特殊EOI方式 自动EOI方式（2）自动循环方式 在完全嵌套方式中，中断请求IR7IR0的优先级别是固定不变的，使得从IR0引入的中断总是具有最高的优先级。有下面3种不同中断结束方式： 普通EOI循环方式 自动EOI循环方式 特殊EOI循环方式普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.3.4 8259A芯片的工作方式（3） 中断屏蔽方式 根据需要对中断优先级的管理还可采用中断屏蔽方式，CPU在任何时候都可安排一条清除中断标志指令(CLI)，将中断标志位清“0

24、”，从此以后，CPU将禁止所有的由INTR端引入的可屏蔽中断请求。这种屏蔽操作有两种实现方式： 普通屏蔽方式 特殊屏蔽方式普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.3.5 8259A在IBM PC/XT机的外部中断系统中的应用 除内部中断外，IBM PC/XT计算机CPU 管理的外部中断有两类中断输入端口，可屏蔽中断输入端口和不可屏蔽输入（NMI）端口，见图6.8。非屏蔽中断源非屏蔽中断源中断逻辑中断逻辑INTO指令指令单步单步中断中断除法除法错误错误INT N指令指令CPUINTRNMI可屏蔽中断源可屏蔽中断源8259A中断中断控制器控制器IR0IR1IR2I

25、R3IR4IR5IR6IR7外外设设中中断断源源 INTA图6.8 IBM PC/XT计算机CPU 管理的外部中断源普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.3.5 8259A在IBM PC/XT机的外部中断系统中的应用 IBM PC/XT使用8259A中断控制器将该端口扩展为8个不同请求优先级的端口，在IBM PC/AT微机系统中使用2片8259A。表6.5为IBM PC/XT各中断的类别以及使用情况简表。 表6.5 外 部 中 断 表中断源 中断类型中断入口功能NMI02H0008H系统板内存奇偶错，I/O通道NMI请求，8087的NMI请求IRQ008H0

26、020H8253通道0中断（时钟中断）IRQ109H0024H键盘中断IRQ20AH0028H保留IRQ30BH002CH保留（同步通信中断）IRQ40CH0030HRS异步通信中断IRQ50DH0034H硬盘驱动器中断IRQ60EH0038H软盘驱动器中断IRQ70FH003CH打印机中断普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.3.5 8259A在IBM PC/XT机的外部中断系统中的应用 图6.9为IBM PC微机中8259A的连接原理图。图6.9 IBM PC微机中8259A的连接原理图普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材

27、 6.3.5 8259A在IBM PC/XT机的外部中断系统中的应用 图6.10为IBM PC/AT计算机使用两片 8259A的级联连接图。图6.10 IBM PC/AT计算机使用两片 8259A的级联连接图普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4 可编程DMA控制器DMAC 8237A6.4.1 概述 在一般的程序控制传送方式下，虽然中断技术解决了高速CPU与低速外设之间速度不平衡之间的矛盾。但是对高速外部设备，数据从存储器传送到外设或从外设传送到存储器，都要经过CPU的累加器中转，再加上检查是否传送完毕以及修改内存地址等操作都由程序控制，要花费CPU不少

28、时间。采用DMA（Direct Memory Access)传送方式的目的是让存储器与外设，或外设与外设之间直接交换数据，不需经过累加器，减少了中间环节，DMA控制数据输入传送的基本原理见图6.11。图6.11 DMA传送的基本原理图普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.1 概述 DMA控制器应具备CPU的寻址以及数据传送和一定的控制能力，主要包括以下几点： DMA控制器应具备向CPU发出DMA请求信号，并接管和控制总线的功能； DMA控制器应提供地址码以指明I/O设备变换数据的存储器起始地址； DMA控制器应能发出存储器和外设的读/写控制信号，以规定数

29、据在存储器与I/O设备之间的传输方向； 在进行DMA传送过程中，DMA控制器应具备修改内存地址指针并计算传送的字节数的功能，以判断什么时候传送结束。 普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.1 概述 根据功能分析，一个DMA控制器需要包括以下功能单元，如图6.12所示。它们分别是：（1）用于DMA控制器工作的寄存器，包括：地址寄存器、字节计数器和操作方式寄存器。（2）进行数据和命令传输的通道总线，包括：地址总线（A0A15 ）和数据总线（D0D7）。（3）四个控制数据传送方式的信号，包括：存储器读信号MEMR，存储器写信号MEMW，I/O设备读信号IORC

30、和I/O设备写信号IOWC。（4）DMAC与I/O设备之间的联络信号，包括：DMA请求信号DRQ（输入）和DMA响应信号DACK（输出）（5）DMAC与CPU之间的联络信号，包括：总线请求信号HRQ（输出）和总线响应信号HLDA（输出）。图6.12 DMA控制器的功能单元普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.2 DMA控制器8237A 8237A是Intel公司设计、生产，由大规模集成电路构成的高性能、可编程DMA控制器。1Intel8237A的结构和引脚（见图6.13 ）图6.138237A内部结构普通高等教育普通高等教育“十一五十一五”国家级规划教材

31、国家级规划教材 6.4.2 DMA控制器8237A 8237A内部电路由4个相同的DMA通道和3个基本控制逻辑单元组成，各单元的功能具体介绍如下：（1） DMA通道：4个相互独立的通道，通道0通道3。（2） 时序和控制逻辑：对命令字和方式控制字译码，确定DMA的工作方式，控制产生外部控制信号和内部定时信号。（3） 优先权控制逻辑：对通道进行优先级编码，确定响应不同通道的DMA请求时的先后次序。（4） 共用寄存器：包括1个16位的地址暂存寄存器，1个16位的字节数暂存寄存器，1个8位的状态寄存器，1个8位的命令寄存器，1个8位的暂存寄存器，1个4位的屏蔽寄存器和1个4位的请求寄存器等。普通高等教

32、育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.2 DMA控制器8237A8237A为40个引脚的双列直插（DIP）式器件，其引脚排列和名称见图6.14。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.2 DMA控制器8237A28237A的工作模式 根据器件的功能，8237A提供4种传输模式。每个通道可以设置为以下面4种工作模式之一的形式工作： 单字节传输模式 块传输模式 请求传输模式（又称询问传输模式） 级联传输模式 图6.15为多片8237A级联时构成的主从式DMA系统。CPUDREQ0 HRQ DACK0（8237主）HLDA DREQ

33、1DACK1 HRQHLDA （8237从） HRQHLDA （8237从） 图6.15 8237A的级联连接图普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.2 DMA控制器8237A38237A数据的传送类型 根据不同的设置，8237A可以以不同的方式传送数据，它们是： 写传送：传送时DMA控制器将数据从I/O端口读出并写入存储单元。 读传送：传送时DMA控制器将数据从存储单元读出并写入I/O端口。 校验传送：它只是类似DMA读传送或写传送那样产生时序和地址信号，但不产生存储器读/写或I/O读/写的控制信号。48237A的内部寄存器 大体可以分为两类：4个通道

34、公用的寄存器，各个通道专用的寄存器。8237A内部寄存器的类型和数量见表6.6。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.2 DMA控制器8237A表6.6 的内部寄存器寄 存 器 名位数(Bit） 数量CPU访问方式寄存器名 位数（Bit） 数量CPU访问方式基地址寄存器164只写状态寄存器81只写基字数寄存器164只写命令寄存器81只写当前地址寄存器164可读、可写 暂存寄存器81只写当前字数寄存器164可读、可写 模式寄存器64只写地址暂存寄存器161不能访问屏蔽寄存器41只读字数暂存寄存器161不能访问请求寄存器41只读普通高等教育普通高等教育“十一

35、五十一五”国家级规划教材国家级规划教材 6.4.2 DMA控制器8237A下面将这些寄存器的名称和功能简要地做一介绍。（1） DMA通道的寄存器 当前地址寄存器（Current Address Register） 当前字数寄存器（Current word Count Register） 基地址寄存器（Base Address Register）和基字数计数寄存器（Base Word Count Register） 模式寄存器（Mode Register）模式寄存器的格式见图6.16普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.2 DMA控制器8237A图 6.1

36、68237的模式寄存器普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.2 DMA控制器8237A（2） 8237 DAMC的公用寄存器 8237 DMA控制器中的公用寄存器主要用来对8237A的工作进行控制或反映8237A的工作状态，这些寄存器一般都是8位的，主要有以下几种。 命令寄存器（Command Register）其各位的定义如图6.17所示。 请求寄存器（Request Register）其格式如图6.18所示。 屏蔽寄存器（Mask Register）该寄存器可以用两种格式来设置： 屏蔽寄存器单个通道设置格式。其格式如图6.19所示。 屏蔽寄存器多通道

37、设置格式。其格式如图6.20所示。 状态寄存器（Status Register） 只读的8位寄存器。各位的定义见图6.21。 暂存寄存器（Temporary Register）普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.3 8237A DMA控制器在IBM PC计算机中的应用 在IBM PC系列微机系统中，应用DMA8237A控制器的主要目的是解决I/O设备与主机内存之问的数据传输问题。 18237A 在IBM PC/XT中的应用 在IBM PC/XT微机系统中，控制电路由DMA控制器、页面寄存器、地址锁存器等电路组成，它们的连接逻辑见图6.22。图 6.22

38、IBM PC/XT DMA控制电路普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.3 8237A DMA控制器在IBM PC计算机中的应用 在IBM PC/XT微机中还使用了页面寄存器以存放4个DMA通道操作的高4位地址A19A16。这样，在系统控制 信号有效时，选中的页面寄存器将送出工作通道的高4位地址，与8237A输出的16位地址组成20位的地址信息，可以寻址与8088CPU连接的全部存储单元，见图6.23。选择选择 页寄存器页寄存器DACK3选择选择 页寄存器页寄存器DACK2选择选择 页寄存器页寄存器DACK1选择选择 页寄存器页寄存器A19 A16DAC

39、K0A19 A16A15 A08237 DMAC图 6.23IBM PC/XT总线的20位地址的构成普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.3 8237A DMA控制器在IBM PC计算机中的应用 （1） 8237A的初始化 在IBM/XT启动过程中，首先要对8237A的命令寄存器进行初始化。MOV AL，0OUT 08H，AL 在使用上面命令设置后，决定了8237A的下列工作状态： 外设与存储器之间的传送 正常工作时序 固定优先级，通道0最高，通道3最低 DREQ高电平有效 DACK低电平有效普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规

40、划教材 6.4.3 8237A DMA控制器在IBM PC计算机中的应用（2） 操作初始化： 根据DMA控制器的工作要求，在进行DMA传输之前首先要根据传输要求对其进行操作性质初始化，以确定以下工作属性： 选择是从存储器读还是写入存储器 传送方式是块传输方式还是字节方式 确定通道的优先级方式 DMA传送存储器的起始地址 是否允许通道接收外设的DMA请求普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.3 8237A DMA控制器在IBM PC计算机中的应用2IBM PC/AT的DMA接口 在PC/AT微机系统中，除保留了上述4个8位DMA通道外，又增加了4个16位D

41、MA通道，它们是CH4、CH5，CH6和CH7。其中CH4用作级联，其余3个通道供用户使用。IBM PC/AT系统的DMA结构简化图见图6.24。图 6.24IBM PC/AT系统的DMA结构简化图普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.4.3 8237A DMA控制器在IBM PC计算机中的应用3页寄存器的地址 与IBM PC/XT相同，为构成IBM PC/AT总线的24位地址，在每一个通道中采用了一个8位的页寄存器来提供高8位地址，见图6.25。图 6.25IBM PC/AT总线的24位地址的构成普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级

42、规划教材 6.4.3 8237A DMA控制器在IBM PC计算机中的应用4端口地址分配 为了方便用户和系统的兼容性，在PC/AT的DMA控制器DMA1和DMA2中，DMA1与PC/XT兼容，其内部寄存器端口地址与IBM PC/XT的DMA端口地址完全相同，但在使用上略有差别。DMA控制器内部寄存器所使用的I/O地址如表6.8所示。表6.8 DMA控制器的I/O地址端口名称XT与AT DMA1AT DMA2通道 0基/当前地址寄存器基/当前字节计数器00H01HC0HC2H通道 1基/当前地址寄存器基/当前字节计数器02H03HC4HC6H通道2基/当前地址寄存器基/当前字节计数器04H05H

43、C8HCAH通道 3基/当前地址寄存器基/当前字节计数器06H07HCCHCEH读状态寄存器/写命令寄存器写请求寄存器写单个通道屏蔽寄存器写方式字寄存器写清除先/后触发器读暂存寄存器/写总清除写清除屏蔽寄存器写4个通道屏蔽寄存器08H09H0AH0BH0CH0DH0EH0FHD0HD2HD4HD6HD8HDAHDCHDEH普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.5 功能组件在高档微机中的演变 目前，新的芯片组已包括了大多数必要的控制器，从最初用在IBM PC/XT系统中的六芯片组，以及后来在IBM PC/AT系统中的九芯片组一直演变到现在的由各种超大规模集成电

44、路构成的，功能更加完善、更加强大的各类主板芯片组。 6.5.1 芯片组的形成与发展 1986年，芯片与技术（Chips and Technologies）公司开发出了第一款集成了AT兼容系统主板芯片所有主要功能的单芯片82C206。 随着286及386等新型处理器的出现，为满足设计支持新CPU的主板设计，各芯片组公司开始研发新的芯片组，但是，由于种种原因，研发的周期大大的拖后了新CPU的应用 Intel公司1989年5月在推出486处理器的同时，成功的推出了420系列芯片组。 芯片组技术向着高整合性方向发展，以降低设计难度和使用成本。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级

45、规划教材 6.5.2 芯片组的体系结构 在早期的芯片组中采用的是多层体系，在该体系中主要部件是North/South Bridge部件，这种结构称为南北桥体系结构。随着计算机技术的进步，芯片组正向更高级的加速集线结构（Accelerated Hub Architecture）发展。 1芯片组的南北桥（North/South Bridge）体系结构 南、北桥的结构一般是由两块芯片组成的芯片组结构，按位置的不同分为北桥芯片（North Bridge）和南桥芯片（South Bridge），见图6.26。南北桥结构芯片组结构如图6.27所示。各芯片作用如下： 北桥芯片提供CPU与PCI设备，CACH

46、E及内存控制器之间的桥路。 南桥芯片构建了PCI总线与慢速的ISA总线之间桥接的桥梁，内部集成了DMA控制器、数据缓冲器、PCI与ISA判优、14级中断控制和BIOS定时器等部件。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.5.2 芯片组的体系结构南桥芯片北桥芯片图6.26 南北桥芯片及其在主板上的位置普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.5.2 芯片组的体系结构图 6.27南北桥结构的芯片组结构图普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.5.2 芯片组的体系结构2加速集线结构（Accelerat

47、ed Hub Architecture） 为进一步提高计算机的性能，在优秀的南北桥体系结构的基础上Intel又提出了新一代的芯片组体系结构，“加速集线结构”。这种结构的芯片组由图形与内存控制中心GMCH（Graphics & Memory Controller Hub）、I/O控制中心ICH（I/O Controller Hub）和固件中心FWH（Firmware Hub）三部分组成，一般由高度集成的三个芯片构成。这种结构有以下特征： 芯片间使用能提供两倍于PCI总线带宽的专用总线进行连接，较之PCI总线的南、北桥结构要快得多。 各种设备通过它直接与CPU和内存交换信息，从而大大地提高

48、了整体性能 图6.28为采用加速集线结构（Accelerated Hub Architecture）体系的i815E芯片组结构示意图。图6.29为实际的芯片组。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.5.2 芯片组的体系结构图6.28 加速集线结构（Accelerated Hub Architecture）体系的i815E芯片组结构示意图普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.5.2 芯片组的体系结构图 6.29i815E芯片组普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 6.5.3 芯片组支持的新技术

49、 随着计算机技术的不断发展和性能的提高，芯片组的技术这几年来也是突飞猛进。 1支持更高速的前端总线 前端总线的英文名字是Front Side Bus，通常用FSB表示，是CPU与北桥芯片连接的总线。 2PCI Express总线技术 PCI Express总线是英特尔在2001年IDF上推出的串行总线标准（标准的标识见图6.30），与传统PCI以及更早期的计算机总线的共享并行架构相比，PCI Express最大的特点是在设备间采用点对点串行连接。 3双通道内存技术 双通道内存技术是一种内存控制和管理技术，它依赖于芯片组的内存控制器发生作用。普通高等教育普通高等教育“十一五十一五”国家级规划教材

50、国家级规划教材 6.5.3 芯片组支持的新技术4高级直接内存访问（Ultra DMA）技术 Ultra DMA的英文拼写为“Ultra Direct Memory Access”，一般简写为UDMA，含义是高级直接内存访问。5更强的磁盘功能（SATA接口标准） SATA的全称是Serial Advanced Technology Attachment，是由Intel、IBM、Dell、APT、Maxtor和Seagate公司共同提出的硬盘接口规范，在IDF Fall 2001大会上，Seagate宣布了Serial ATA 1.0标准，正式宣告了SATA规范的确立。6RAID RAID是英文R

51、edundant Array of Inexpensive Disks的缩写，中文简称为廉价磁盘冗余阵列。RAID就是一种由多块硬盘构成的冗余阵列。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 本章小结 本章着重介绍了微型计算机中常用的功能组件功能结构和原理。这里不是从这些器件的实际使用为目的，而是从它们在微型计算机系统中的作用出发，以进一步掌握和了解计算机的工作原理为目的进行展开和讲解的。 本章还从主板结构的演化和功能组件不断集成化的角度介绍了主板芯片组的起源、基本结构和技术的发展。普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 习题1、 选择题

52、：( 1 )在中断级连系统中，若设定主片为特殊全嵌套方式，则从片支持的中断服务模序必做的工作是（ ） 。 A. 检查ISR 是否全0 B.输出一个EOI 命令 C. 输出两个EOI命令 D.清除ISR ( 2 )通常,一个外中断服务程序的第一条指令是SII ，其目的是（ ）A. 开放所有屏蔽中断 B允许低一级中断产生C允许高一级中断产生 D允许同级中断产生( 3 )设8259A 当前最高优先级为IR5 ,若想使该请求变为下一循环的最低优先级，则输出OCW ：的数据格式是（ ） A.10100101 B. 11100000 C. 01100101 D. 10100000 ( 4 )设8259A

53、当前最高优先级为IR5 ，若想使下一循环请求中最低优OCW2 的数据格式是（ ）。 A. 10100010 B. 01100010 C1100010 D. 11000010 普通高等教育普通高等教育“十一五十一五”国家级规划教材国家级规划教材 习题( 5 )在两片8259A 级连的中断系统，主片的第五级IR5作为从片的中从片时，ICW3的数据格式分别是（ ) . A . 05H 和20H B . 50H 和02H C . 02H 和50H D , 20H 和05H ( 6 )在不改变任何硬件的条件下，欲使PC系列上电后8259A 进入查入口的充分必要条件是（ ）。 A 关中断 B 重新执行初始化 C 输出OCW D . A , B , C 同时成立( 7 ) 8259A 中断请求选择边沿触发，通常也要求有足够的脉冲宽度( ）。A，能可靠锁存请求 B 防止噪声尖峰产生中断C 芯片电气性能要求 D . A 、B、C同时成立( 8 )虽然某个DMA 通道是开放的，但在CPU 对其编程期间，8237A 芯片对DREQ 的有效