第7章 计算机总线系统

1、2022年5月24日6时55分12022年5月24日6时55分第七章第七章 总线系统总线系统基本概念总线接口总线的仲裁、定时和数据传送模式典型总线2022年5月24日6时55分2总线结构总线结构基本概念基本概念 总线的基本概念总线的基本概念 总线：总线：是构成计算机系统的互联机构，是构成计算机系统的互联机构，是多个系统功能部件之间进行数据传送是多个系统功能部件之间进行数据传送的公共通路。的公共通路。 借助总线连接，计算机在各系统功能部借助总线连接，计算机在各系统功能部件之间实现地址数据和控制信息的交换，件之间实现地址数据和控制信息的交换，并在争用资源的基础进行工作。并在争用资源的基础进行工作。

2、2022年5月24日6时55分3总线结构总线结构基本概念基本概念 总线的分类：总线的分类：一个单处理器系统中的总线，分为三类一个单处理器系统中的总线，分为三类 内部总线：内部总线：CPUCPU内部连接各寄存器及运算部件内部连接各寄存器及运算部件之间的总线。之间的总线。 系统总线：系统总线：CPUCPU同计算机系统的其他高速功能同计算机系统的其他高速功能部件之间互相连接的总线。部件之间互相连接的总线。 I/OI/O总线：总线：中、低速中、低速I/OI/O设备之间互相连接的设备之间互相连接的总线。总线。2022年5月24日6时55分4总线结构总线结构基本概念基本概念 总线的特性：总线的特性：物理特

3、性：物理特性：指总线的物理连接方式。指总线的物理连接方式。功能特性：功能特性：总线中每一根线的功能。总线中每一根线的功能。电气特性：电气特性：每一根线上信号的传递方每一根线上信号的传递方向及有效电平范围。向及有效电平范围。时间特性：时间特性：每根线在什么时间有效。每根线在什么时间有效。2022年5月24日6时55分5总线结构总线结构基本概念基本概念 总线的标准化问题；总线的标准化问题； 例如：例如：ISA,EISA,VESA,PCIISA,EISA,VESA,PCI等等等等 总线带宽：总线带宽：总线本身所能达到的最高传总线本身所能达到的最高传输速率。单位是兆字节输速率。单位是兆字节/ /秒（秒

4、（MB/SMB/S）2022年5月24日6时55分6总线结构总线结构基本概念基本概念 总线的连接方式：总线的连接方式： 通过设备适配器将种类繁多、速度各异的外围设备连接到CPU上，使他们能够一起正常工作。设备适配器也称为接口。2022年5月24日6时55分7总线结构总线结构基本概念基本概念 单机系统的总线连接方式：单机系统的总线连接方式： 单总线系统单总线系统 双总线系统双总线系统 三总线系统三总线系统2022年5月24日6时55分8总线结构总线结构基本概念基本概念CPU主存设备适配器设备适配器单总线结构单总线结构系统总线2022年5月24日6时55分9总线结构总线结构基本概念基本概念 单总线

5、单总线 特点：特点：结构简单，容易扩充结构简单，容易扩充 由于若干逻辑部件共用一条总线，因此，总线为由于若干逻辑部件共用一条总线，因此，总线为分时工作状态，否则，将会使整机工作速度降低。分时工作状态，否则，将会使整机工作速度降低。2022年5月24日6时55分10CPU主存设备适配器设备适配器双总线结构双总线结构存储总线系统总线特点：由于特点：由于CPUCPU与主存交换数据的机会多，故增与主存交换数据的机会多，故增加了存储总线解决此问题，减轻了总线的负担。加了存储总线解决此问题，减轻了总线的负担。2022年5月24日6时55分11CPU主存设备适配器设备适配器IOPI/O总线三总线结构三总线结

6、构系统总线存储总线 通道的功能：通道的功能：对外设的统一管理；完成外设与主存，对外设的统一管理；完成外设与主存，CPU之间的数据传送。之间的数据传送。 特点：特点：提高了提高了CPU工作效率，同时也最大限度的提高外设工作效率，同时也最大限度的提高外设的工作速度。的工作速度。2022年5月24日6时56分12总线结构总线结构基本概念基本概念 总线结构对计算机系统性能的影响：总线结构对计算机系统性能的影响： 最大存储容量最大存储容量（单总线和双总线的区别）（单总线和双总线的区别） 指令系统指令系统（单总线和双总线的区别）（单总线和双总线的区别） 吞吐量吞吐量（取决于主存的存取周期）（取决于主存的存

7、取周期） 在计算机运行时双端口存储器，每个端口在计算机运行时双端口存储器，每个端口对应不同总线，提高了存取速度；在三总线中，对应不同总线，提高了存取速度；在三总线中，采用通道控制，增加了采用通道控制，增加了I/O总线，进一步扩展总线，进一步扩展了系统的了系统的吞吐量。吞吐量。2022年5月24日6时56分13 单总线结构：主存、外设统一编址 例：例：ABAB为为1616位，则最大容量为位，则最大容量为64K64K 60K4K0000HF3FFHF400HFFFFH主存外设主存容量主存容量存储总线存储总线- AB=16-64K外设外设-系统总线系统总线-AB=8 -256字节字节2022年5月2

8、4日6时56分15 指令系统：指令系统： CPUCPU访问主存、外设的指令由于总线的结访问主存、外设的指令由于总线的结构不同而不同。构不同而不同。 例：单总线：主存例：单总线：主存- -外设统一编址外设统一编址 所以只有一条指令，如：所以只有一条指令，如： MOV AMOV A，0000H0000H； A-A-主存主存 MOV AMOV A，FFE0HFFE0H；A-A-外设外设2022年5月24日6时56分16 双总线：主存、外设单独编址双总线：主存、外设单独编址 所以需要各种命令所以需要各种命令 例：例：MOV A，0020H；A-外存外存 主存传送主存传送 IN A，20H； A-外设外

9、设 OUT (20)，A； 外设外设-A外设传送外设传送2022年5月24日6时56分17总线结构总线结构基本概念基本概念 早期总线的内部结构：早期总线的内部结构： 实际上是处理器芯片引脚的延伸，是处实际上是处理器芯片引脚的延伸，是处理器与理器与I/OI/O设备适配器的通道。设备适配器的通道。 数据线数据线 地址线地址线 控制线控制线2022年5月24日6时56分18总线结构总线结构基本概念基本概念CPU存储器模块输入设备接口输出设备接口2022年5月24日6时56分19 简单总线结构的不足之处在于：简单总线结构的不足之处在于： 第一第一CPUCPU是总线上的唯一主控者。是总线上的唯一主控者。

10、 第二第二总线信号是总线信号是CPUCPU引脚信号的延伸，引脚信号的延伸，故总线结构紧密与故总线结构紧密与CPUCPU相关，通用性较差。相关，通用性较差。2022年5月24日6时56分20总线结构总线结构基本概念基本概念 当代总线结构：当代总线结构： 数据传送总线：由地址线、数据线和控制线数据传送总线：由地址线、数据线和控制线组成。组成。 仲裁总线：包括总线请求线和总线授权线仲裁总线：包括总线请求线和总线授权线 中断和同步总线：包括中断请求线和中断认中断和同步总线：包括中断请求线和中断认可线。可线。 公用线：包括时钟信号线、电源线、地线和公用线：包括时钟信号线、电源线、地线和系统复位线等。系统

11、复位线等。2022年5月24日6时56分21总线结构总线结构基本概念基本概念CPU-CACHE模块存储器模块I/O适配器总线控制器数据传送总线（数据线、地址线、控制线）仲裁总线中断和同步总线公用线2022年5月24日6时56分22系统总线系统总线总线接口总线接口 信息的传送方式信息的传送方式 串行传送串行传送在串行传送时，按顺序来传送表在串行传送时，按顺序来传送表示一个数码的所有二进制位示一个数码的所有二进制位(bit)的脉冲信号，的脉冲信号，每次一位，被传送的数据需要在发送部件进行每次一位，被传送的数据需要在发送部件进行并串变换，这称为并串变换，这称为拆卸拆卸，反之称为，反之称为装配装配。

12、并行传送并行传送 对每个数据位都需要单独一条传对每个数据位都需要单独一条传输线。信息有多少二进制位组成，就需要多少输线。信息有多少二进制位组成，就需要多少条传输线，从而使得二进制数条传输线，从而使得二进制数“0”或或“1”在不在不同的线上同时进行传送同的线上同时进行传送。 分时传送分时传送 共享总线的部件分时使用总线共享总线的部件分时使用总线2022年5月24日6时56分232022年5月24日6时56分24系统总线系统总线总线接口总线接口 接口接口即即I/O设备适配器，具体指设备适配器，具体指CPU和主存、外围和主存、外围设备之间通过总线进行连接的逻辑部件。设备之间通过总线进行连接的逻辑部件

13、。 接口部接口部件在它动态连接的两个部件之间起着件在它动态连接的两个部件之间起着“转换器转换器”的作用，以便实现彼此之间的信息传送。的作用，以便实现彼此之间的信息传送。 接口的功能：接口的功能： 控制控制 缓冲缓冲 状态状态 转换转换 整理整理 程序中断程序中断2022年5月24日6时56分25系统总线系统总线总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式 总线仲裁：连接到总线上的功能模块有总线仲裁：连接到总线上的功能模块有主动主动和和被动被动两种形态。两种形态。 为了解决多个主设备同时竞争总线为了解决多个主设备同时竞争总线控制权，必须具有控制权，必须具有总线仲裁部件总线仲裁部件

14、，以某，以某种方式选择其中一个主设备作为总线的种方式选择其中一个主设备作为总线的下一次主方。下一次主方。 对多个主设备提出的占用总线请求，对多个主设备提出的占用总线请求，一般采用优先级或公平策略进行仲裁。一般采用优先级或公平策略进行仲裁。2022年5月24日6时56分26 按照总线仲裁电路的位置不同，仲裁方按照总线仲裁电路的位置不同，仲裁方式分为式分为集中式仲裁集中式仲裁和和分布式仲裁分布式仲裁两类。两类。集中式集中式 链式查询方式链式查询方式 计数器定时查询方式计数器定时查询方式 独立请求方式独立请求方式 分布式分布式2022年5月24日6时56分27系统总线系统总线总线的仲裁、定时和数据传

15、送模式总线的仲裁、定时和数据传送模式 链式查询方式链式查询方式 优点：只用很少几根线就能按一定优先优点：只用很少几根线就能按一定优先次序实现总线仲裁。次序实现总线仲裁。 缺点：对询问链的电路故障很敏感缺点：对询问链的电路故障很敏感。另另外，优先级是固定的。外，优先级是固定的。 2022年5月24日6时56分28系统总线系统总线总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式中央仲裁器设备接口0设备接口1设备接口N 特点：判优方法简单，扩充设备容易；特点：判优方法简单，扩充设备容易； 总线请求较低的设备容易被忽略；总线请求较低的设备容易被忽略； 总线授权信号串行传送，因设备的差错，总

16、线授权信号串行传送，因设备的差错，容易造成堵塞。容易造成堵塞。2022年5月24日6时56分29系统总线系统总线总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式 计数器定时查询方式：计数器定时查询方式： 优点：比较灵活。优点：比较灵活。 缺点：线数比较多。缺点：线数比较多。2022年5月24日6时56分30系统总线系统总线总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式中央仲裁器设备接口0设备接口1设备接口N 计数器定时查询过程：计数器定时查询过程： 各设备经各设备经BR发现请求；总线仲裁电路判断：发现请求；总线仲裁电路判断：当当BS=0时，开始计数；计数值经地址线送各

17、时，开始计数；计数值经地址线送各设备：计数值设备：计数值=某设备，该设备或总线授权；某设备，该设备或总线授权；当计数从当计数从0开始时，谁的地址号越小越优先，开始时，谁的地址号越小越优先，当计数值从终止点开始，所有设备优先级相同。当计数值从终止点开始，所有设备优先级相同。2022年5月24日6时56分31系统总线系统总线总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式 独立请求方式：独立请求方式： 优点：响应的时间快。优先次序的控制灵活。优点：响应的时间快。优先次序的控制灵活。 过程：过程： 每个设备有独立的总线请求线每个设备有独立的总线请求线BR至总线仲至总线仲裁；总线总裁也对每

18、个设备送总线授权线。裁；总线总裁也对每个设备送总线授权线。 当有总线请求时，有总线总裁内部进行判优当有总线请求时，有总线总裁内部进行判优裁次。裁次。2022年5月24日6时56分32系统总线系统总线总线的仲裁、定时和数据传送模式中央仲裁器设备接口0设备接口1设备接口N 独立请求方式：独立请求方式： 特点：判有速度快；设备、电路复杂。特点：判有速度快；设备、电路复杂。2022年5月24日6时56分33 分布式仲裁分布式仲裁 分布式仲裁不需要中央仲裁器，每个潜在分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把

19、它们唯一的仲裁号发当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。撤消它的仲裁号。 最后，获胜者的仲裁号保留在仲裁总线上。最后，获胜者的仲裁号保留在仲裁总线上。显然，分布式仲裁是以优先级仲裁策略为基础。显然，分布式仲裁是以优先级仲裁策略为基础。2022年5月24日6时56分34中央处理器设备接口0设备接口1设备接口N3122022年5月24日6时56

20、分35系统总线系统总线总线的仲裁、定时和数据传送模式 总线的定时总线的定时 同步定时同步定时 异步定时异步定时2022年5月24日6时56分36系统总线系统总线总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式 同步总线同步总线 特点：特点： 出现在总线上出现在总线上的地址或数据的地址或数据都由时钟信号都由时钟信号定时控制；定时控制； 挂在总线上的挂在总线上的模块存取时间模块存取时间应比较接近；应比较接近； 总线较短总线较短2022年5月24日6时56分37系统总线系统总线总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式 异步总线异步总线 特点：特点： 无公共时钟信无公共

21、时钟信号；号； 挂在总线上的挂在总线上的模块的存取时模块的存取时间差别较大；间差别较大； 传送方式依靠传送方式依靠应答信号，总应答信号，总线周期长度不线周期长度不固定。固定。2022年5月24日6时56分38系统总线系统总线总线的仲裁、定时和数据传送模式总线的仲裁、定时和数据传送模式总线数据传送模式总线数据传送模式 读、写操作读、写操作 块传送操作块传送操作 写后读、读修改写操作写后读、读修改写操作 广播、广集操作广播、广集操作2022年5月24日6时56分39典型总线典型总线 PCI总线2022年5月24日6时56分40PCI（Peripheral Component Interconnec

22、t）总线是继VESA总线之后推出的一种高性能的32位局部总线。它是Intel公司于1991年底提出的，后来Intel公司又联合IBM、DEC、Apple、Compaq、Motorola等100多家PC工业界的主要厂家，于1992年成立了PCI集团，称为PCISIG（PCI特殊兴趣组织），组成了专门小组，统筹、强化和推广PCI标准。由于PCI规范是公开的，而且它受到许多微处理器和外围设备生产商的支持，因此不同厂家生产的PCI产品是相互兼容的。1.PCI总线总线2022年5月24日6时56分41PCI是一种高带宽、独立于处理器的总线。它主要用于高速外设的I/O接口和主机相连，如：图形显示适配器、网

23、络接口控制卡、磁盘控制器等。它与CPU的时钟频率无关，采用自身33MHz的总线频率，数据线宽度为32位，可扩充到64位，所以数据传输率可达132MB/s264MB/s。它比VESA总线的速度更快。第一，它支持无限突发传输方式。而VESA总线因为实际上是CPU总线，而CPU仅支持有限的突发数据传送，如486微处理器仅支持16字节的突发传输方式。所以VESA总线速度不如PCI总线。第二，PCI总线支持并发工作，即挂接在PCI总线上的外设能与CPU并发工作。 2022年5月24日6时56分42PCI总线作为CPU和外设之间的一个中间层，一个或多个PCI总线通过PCI桥（PCI控制器）和处理器总线相连

24、，而处理器总线只连接处理器/Cache、主存储器和PCI桥。所以PCI桥的使用使PCI总线独立于处理器，并且PCI桥提供了数据缓冲功能。例如，当处理器要访问PCI总线上的外设时，它可以把一批数据快速写到PCI桥的数据缓冲器中，在这些数据通过PCI总线写入设备的过程中，处理器又可以去执行其他操作了。这种并发工作方式提高了系统的整体性能。2022年5月24日6时56分43PCI总线可以在主板上和其他系统总线（如：ISA、EISA或MCA）相连接，这样使得系统中的高速设备挂接在PCI总线上，而低速设备仍然通过ISA、EISA等这些低速I/O总线支持。在高速的PCI总线和低速的EISA总线之间也是通过

25、PCI桥相连接的。一个系统中甚至可以有多个PCI总线，PCI总线之间也是用相应的PCI桥连接，结构效果如图所示。2022年5月24日6时56分44图图 PCI总线结构总线结构2022年5月24日6时56分45下面对PCI总线的信号线、PCI命令等内容作简要介绍。1信号线信号线信号名称功 能 描 述CLKCLK定时用的时钟信号，在时钟信号的上升沿每个设备对相应的输定时用的时钟信号，在时钟信号的上升沿每个设备对相应的输入信号进行采样。其最大时钟频率为入信号进行采样。其最大时钟频率为33MHz33MHz。RST#RST#复位信号。使总线上的所有复位信号。使总线上的所有PCIPCI专用的寄存器、定时器

26、和信号专用的寄存器、定时器和信号转为初始化状态。转为初始化状态。A/D310A/D310复用的地址和数据线。复用的地址和数据线。C/BE30C/BE30# #复用的总线命令线和字节允许线。地址阶段表示总线命令；数复用的总线命令线和字节允许线。地址阶段表示总线命令；数据阶段表示数据线上据阶段表示数据线上4 4个字节中对应的那个字节是否有效。个字节中对应的那个字节是否有效。PARPAR3232根根A/DA/D线和线和4 4根根C/BEC/BE线的偶校验信号线。地址阶段和写数据阶线的偶校验信号线。地址阶段和写数据阶段由主设备驱动段由主设备驱动PARPAR信号线；在读数据阶段则由目标设备驱动信号线；在

27、读数据阶段则由目标设备驱动PARPAR信号信号线。线。FRAME#FRAME#由主设备驱动，表示一次总线传输已开始并在持续进行中。在由主设备驱动，表示一次总线传输已开始并在持续进行中。在总线传输的开始（即：地址阶段之初）使该信号有效，而在进行总线总线传输的开始（即：地址阶段之初）使该信号有效，而在进行总线传输的最后一个数据交换之前撤消该信号。传输的最后一个数据交换之前撤消该信号。IRDY#IRDY#发送端就绪信号，由主设备驱动。读操作中表示主设备准备好发送端就绪信号，由主设备驱动。读操作中表示主设备准备好接受数据；写操作中表示主设备已把有效数据放到接受数据；写操作中表示主设备已把有效数据放到A

28、/DA/D线上。线上。TRDY#TRDY#接受端就绪信号，由从设备驱动。写操作中表示从设备准备好接受端就绪信号，由从设备驱动。写操作中表示从设备准备好接受数据；读操作中表示从设备已把有效数据放到接受数据；读操作中表示从设备已把有效数据放到A/DA/D线上。线上。2022年5月24日6时56分46PCI可以配置为可以配置为32位或位或64位总线。表位总线。表 给出了给出了PCI必须信号线的含义。必须信号线的含义。STOP#STOP#由从设备驱动。表示希望主设备停止当前的总线传输操作。由从设备驱动。表示希望主设备停止当前的总线传输操作。LOCK#LOCK#表示正在进行的总线操作不可被打断。即锁定总

29、线。表示正在进行的总线操作不可被打断。即锁定总线。IDSELIDSEL设备选择初始化信号。在配置读和配置写事务中用作片选信设备选择初始化信号。在配置读和配置写事务中用作片选信号。号。DELSEL#DELSEL#设备选择信号。如果某个目标识别出地址线上给定的是自己设备选择信号。如果某个目标识别出地址线上给定的是自己的地址的话，那么该设备就使这根线有效。主控设备接受到该信号的地址的话，那么该设备就使这根线有效。主控设备接受到该信号后就知道已由设备被选中。后就知道已由设备被选中。REQ#REQ#总线请求线。由需要申请总线使用权的主控设备发出。这是总线请求线。由需要申请总线使用权的主控设备发出。这是一

30、根与设备有关的点对点信号线。一根与设备有关的点对点信号线。GNT#GNT#总线允许线。接受到该信号的设备将获得总线使用权。这也总线允许线。接受到该信号的设备将获得总线使用权。这也是一根与设备有关的点对点信号线。是一根与设备有关的点对点信号线。PERR#PERR#奇偶校验错。表示一个目标在写数据阶段或一个主控设备在奇偶校验错。表示一个目标在写数据阶段或一个主控设备在读数据阶段检测到一个奇偶校验错。读数据阶段检测到一个奇偶校验错。SERR#SERR#系统错误。可由任何一个设备发出。用以报告地址校验错或系统错误。可由任何一个设备发出。用以报告地址校验错或除校验错以外的其他严重错误。除校验错以外的其他

31、严重错误。表表 PCI PCI主要信号功能描述主要信号功能描述续上表续上表2022年5月24日6时56分47PCI信号按照功能它们可以分为以下几组：l系统信号：包括时钟和复位线。l地址和数据信号：包含32根分时复用的地址/数据线、4根分时复用的总线命令/字节允许线以及对这36根信号线进行奇偶校验的一根校验信号线。l接口控制信号：对总线事务进行定时控制，用于在事务的发起者和响应者之间进行协调。2022年5月24日6时56分48l裁决信号：它不同于其他信号，不是所有设备共享同一根信号线，而是每个总线主控设备都有一对仲裁线：总线请求和总线允许。PCI采用集中式裁决，所有设备的仲裁线都连接到一个总线裁决器中。l错误报告信号：用于报告奇偶校验错以及其他错误。lPCI规范还定义了可选的信号线。它们分为以下几个功能组：l中断信号：同裁决信号一样也是非共享的信号。每个PCI设备有自己的中断请求线，一起连到中断控制器中。2022年5月24日6时56分49l高速缓存支持信号：这些信号用来对PCI总线上的存储器提供高速缓存支持。如果系统允许PCI总线上的存储器支持高速缓存的话，那么，当访问PCI总线上的某个存储单元时，必须提供相应的高速缓存支持信号，用于传递Cache侦听的结果。l64位总线扩展信号：包含32根分时复用的地址/数据线、4根分时复用的总线命令/字节允许线以及对这36根信号线