数字逻辑与数字系统实验报告

1、xxxx计算机科学与技术学院计算机数字逻辑设计实验报告书实 验 名 Proteus下基本元件熟悉与使用 班 级_xxx_ 姓 名_xxx_指导教师 xx 日 期 2017年11月 目录一、实验目的- 3 -二、实验所用器件和仪表- 3 -三、实验内容- 3 -四、电路原理图- 3 -五、实验过程及数据处理- 3 -六 实验数据分析与小结- 4 -七 实验心得体会- 4 -4一、实验目的1、掌握Proteus软件安装与使用，熟悉Proteus下选择元器件、绘制仿真电路并进行仿真、观察和数据记录2、掌握TTL与非门的构成。二、实验所用器件和仪表1、NPN三极管2、逻辑调试端子3、电阻三、实验内容1

2、、Proteus的基本使用2、利用二/三极管搭建TTL与非门，测量并记录其工作四、电路原理图 五、实验过程及数据处理输 入输 出引脚A引脚B引脚C引脚F0001001010001110根据电路图连接电路根据真值表中各项预定义数值利用电路求出输出值六 实验数据分析与小结 根据试验中得出来的数据可以发现，该实验中链接的电路实现的是一个或非门电路，通过几个简单的三极管就实现了一个或非门电路的构建七 实验心得体会通过一个简单的或非门电路的链接，充分了解了Proteus下基本元件的使用，使电路更加清晰，形象的展现在我们面前xxxx计算机科学与技术学院计算机数字逻辑设计实验报告书实 验 名 基本门电路与分

3、立元件使用 班 级_xxx_ 姓 名_xxx_指导教师 xx 日 期 17/11 60目录1 实验目的- 6 -2 实验用器件和仪表- 6 -3 实验内容- 6 -4 电路原理图- 7 -5 实验过程及数据记录- 10 -6 实验数据分析与小结- 11 -7 实验心得体会- 11 -1 实验目的1、掌握TTL与非门、与或门和异或门输入与输出之间的逻辑关系。2、熟悉TTL、CMOS集成电路的外型、管脚和使用方法。2 实验用器件和仪表1、二输入四与非门74LS00 1片2、二输入四或非门74LS02 1片3、二输入四异或门74LS86 1片4、CMOS六非门45025、LOGICSTATE和LOG

4、ICPROBE3 实验内容1、观察测量TTL与非门、与或门和异或门的输入和输出之间的逻辑关系2、观察测量CMOS三态非门的逻辑关系和工作特性4 电路原理图图2.1 测试74LS00逻辑关系接线图 表2.1 74LS00真值表图2.2 测试74LS02逻辑关系接线图 表2.2 74LS02真值表图2.3 测试74LS86逻辑关系接线图 表2.3 74LS86真值表注意：这些器件是DIP14封装，实际不存在单一门的芯片。以74LS00为例，其真实芯片结构如图2.4。因此，完整的芯片使用如图2.5，从芯片名称上可以看到4个与非门属于同一个U1芯片。 图2.4 74LS00芯片内部结构 图2.5 74

5、LS00芯片仿真 4、三态门测试对4502芯片的三态使能端OE，低电平芯片正常工作，六个非门有效；高电平时芯片输出高阻。输 入输 出OEINHAY0010101001010101110000001111101010000000111100000000010101010?0111000?1101010?1111000?图2.6 测试4502逻辑关系接线图 表2.4 4502真值表5、利用与非门组成或非门电路 或非门的逻辑函数表达式Z= ，根据De. Morgan定理，可以写成Z=·=，因此，可以用四个与非门构成或非门。 将或非门及其逻辑功能验证的实验原理图画在表2.5中，按原理图联线，

6、检查无误后接通电源。 当输入端A、B为表2.5的情况时，分别测出输出端Y的电压或用LED发光管监视其逻辑状态，并将结果记录表中，测试完毕后断开电源。表2.5用与非门组成或非门电路实验数据逻辑功能测试实验原理图输入输出YAB电压逻辑值00H110L001L011L05 实验过程及数据记录1、与非门逻辑关系接线图如下，观察输出结果并记录输 入输 出引脚1引脚2引脚3LL1LH1HL1HH02、测试74LS02逻辑关系接线图及测试结果输 入输 出引脚3引脚2引脚1LL1LH0HL0HH03、测试74LS86逻辑关系接线图及测试结果输 入输 出引脚1引脚2引脚3LL0LH1HL1HH06 实验数据分析

7、与小结根据分析，得出输出函数的逻辑表达式，根据逻辑表达式，得出具体的逻辑图，根据逻辑表达式不难发现，其实逻辑门电路之间通过一定的链接调整是可以互相转换的，无论什么样的逻辑门通过一定的变化，总能用其他逻辑门表示出来7 实验心得体会不管式基本cmos门还是TTL逻辑门电路，其输入输出端是固定的，所能够实现的逻辑也是固定的，当分别接入不同的电平时会实现不同的逻辑功能，在实验过程中，只要牢牢把握住这些关键点，就能在面对问题的时候实现对基本逻辑门电路的使用xxxx计算机科学与技术学院计算机数字逻辑设计实验报告书实 验 名 组合逻辑电路与数据选择器实验 班 级_xxx_ 姓 名_xxx_指导教师 xx 日

8、 期 17/11 目录一、实验目的13二、实验所用器件和仪表13三、实验内容13四、实验原理、接线图13五 实验过程及数据处理16六 实验数据分析与小结19七 实验心得体会20一、实验目的1. 熟悉集成数据选择器的逻辑功能及测试方法。2. 学会用集成数据选择器进行逻辑设计。二、实验所用器件和仪表1、8选1数据选择器74HC251 1片三、实验内容1、观察并记录数据选择器工作的真值表2、观察测量数据选择器输入和输出之间的逻辑关系四、实验原理、接线图 1、基本组合逻辑电路的搭建与测量用2片74LS00组成图3.1所示逻辑电路。为便于接线和检查，在图中要注明芯片编号及各引脚对应的编号。图3.1 组合

9、逻辑电路（2）先按图3.1写出Y1、Y2的逻辑表达式并化简。经过化简得到Y1=A+BY2=(-A)B+(-B)C（3）图中A、B、C接逻辑开关，Y1，Y2接发光管或逻辑终端电平显示。（4）改变A、B、C输入的状态，观测并填表写出Y1，Y2的输出状态。表3.1 组合电路记录输入输出ABCY1Y2000111100011100101110010001111110110100（5）将（2）中的运算结果与（4）中的实验结果进行比较。2、数据选择器的使用芯片原理说明：74HC251为三态8选1数据选择器，Proteus的芯片原型为MM74HC251。其引脚图如图3.2所示。A、B、C为3个地址输入端，D

10、0D7为8个数据输入端，S（STROBE）为三态使能端OE，Y、W（Y）为两个互补输出的输出端（或称正反相输出端）。逻辑关系接线图如图3.3。图3.2 MM74HC251引脚排列图图3.3 测试74HC251逻辑关系接线图观察并记录74HC251的功能真值表3.2。表3.2 74LS00真值表输 入输 出STROBECBAYWH000？×××L00010L00101L01010L01101L10001L10110L11001L11110五 实验过程及数据处理1、基本组合逻辑电路的搭建与测量用2片74LS00组成图3.1所示逻辑电路。为便于接线和检查，在图中要注明芯

11、片编号及各引脚对应的编号。图3.1 组合逻辑电路（2）先按图3.1写出Y1、Y2的逻辑表达式并化简。经过化简得到Y1=A+BY2=(-A)B+(-B)C（3）图中A、B、C接逻辑开关，Y1，Y2接发光管或逻辑终端电平显示。（4）改变A、B、C输入的状态，观测并填表写出Y1，Y2的输出状态。表3.1 组合电路记录输入输出ABCY1Y2000111100011100101110010001111110110100（5）将（2）中的运算结果与（4）中的实验结果进行比较。2、数据选择器的使用芯片原理说明：74HC251为三态8选1数据选择器，Proteus的芯片原型为MM74HC251。其引脚图如图3

12、.2所示。A、B、C为3个地址输入端，D0D7为8个数据输入端，S（STROBE）为三态使能端OE，Y、W（Y）为两个互补输出的输出端（或称正反相输出端）。逻辑关系接线图如图3.3。图3.2 MM74HC251引脚排列图图3.3 测试74HC251逻辑关系接线图观察并记录74HC251的功能真值表3.2。表3.2 74LS00真值表输 入输 出STROBECBAYWH000？×××L00010L00101L01010L01101L10001L10110L11001L111103、利用两个74HC251芯片（或74HC151芯片）和其他辅助元件，设计搭建16路选1的

13、电路。六 实验数据分析与小结 第一个实验逻辑电路需要七个与非门才能够实现，而且，在利用公司是化简表达式可以用实验结果来验证表达式的正确性；第二个实验OE时使能端，通过实验结果来分析，输出与D之间的关系；第三个实验可以通过2个8选1芯片来实现，4个输入，3个接在相应的地址端，另外一个接在控制端用来选择哪个芯片开始工作，最后将两个结果接到与非门，节省一个门电路的使用。七 实验心得体会通过实验可以发现，往往很多复杂的电路并不是最简电路，通过列出表达式化简，可以省去很多门电路的使用，通过后面两个实验不难发现，其实电路也是一个非常神奇的东西，经过若干种不同的组合，可以实现许许多多神奇的功能xxxx计算机

14、科学与技术学院计算机数字逻辑设计实验报告书实 验 名 编码/译码器及简单应用 班 级_xxx_ 姓 名_xxx_指导教师 xx 日 期 17/11 目录一、实验目的22二、实验所用器件和仪表22三、实验内容22四、电路原理图22五 实验过程及数据记录26六 实验数据分析与小结27七 实验心得体会27一、实验目的1、熟悉集成编码器的逻辑功能及测试方法。2、熟悉集成译码器的逻辑功能及测试方法。3、学会用显示译码器进行逻辑设计。二、实验所用器件和仪表1、3-8译码器74LS138 1片2、七段显示译码器74LS48 1片3、优先编码器74HC148 1片4、单色七段数码管7SEG-COM-CATHO

15、DE5、多路拨码开关DIPSW、独立电阻网络RES16DIPIS6、逻辑调试元件三、实验内容1、观察测量译码器工作的真值表，总结其输入和输出之间的逻辑关系2、设计实现七段显示译码器与数码管配合工作3、观察记录优先编码器的工作结果，分析优先编码器的工作原理四、电路原理图1、74LS138译码器的工作测量。芯片工作原理：（1）当选通端E1为高电平，另两个选通端E2和E3为低电平时，芯片使能。将地址端（C、B、A）的二进制编码在Y0至Y7对应的输出端以低电平译出。比如：CBA=110时，则Y6输出低电平信号。（2）利用 E1、E2和E3可方便的级联扩展成16线译码器、32线译码器。（3）若将选通端中

16、的一个作为数据输入端时，74LS138还可作数据分配器。逻辑关系接线图如图4.1。图4.1 测试74LS138逻辑关系接线图观测并记录74LS138的输出状态。表4.1 74LS138真值表2、数码管与字形译码器7448电路接线如图4.2，记录观察结果到表4.2。总结出现字形乱码的原因。图4.2 数码管接线表4.2 数码管观察结果3、优先编码器74HC148的作用电路接线如图4.3，记录观察结果到表4.3。总结有优先编码器的作用。图4.3 编码器接线表4.3 编码器工作五 实验过程及数据记录2、数码管与字形译码器7448表4.2 数码管观察结果表4.3 编码器工作六 实验数据分析与小结根据编码

17、器的特点可以得出，各个编码其使用规则有所不同，了解了其具体的逻辑规律以后，动手连接电路，使整个编译器得以正常工作七 实验心得体会通过实验发现，编译器在具体实现中，往往具体功能实现通过使能控制端主题控制，在工作状态时，根据不同的输入，则可以有不同的输出函数，也当然就实现了编码功能。xxxx计算机科学与技术学院计算机数字逻辑设计实验报告书实 验 名 触发器实验 班 级_xxx_ 姓 名_xxx_指导教师 xx 日 期 17/11 目录一、实验目的29二、实验所用器件和设备29三、实验内容29四、实验接线图、测试步骤及测试结果。30五 实验结果35六 实验数据分析与小结36七 实验心得体会36一、实

18、验目的1、掌握RS触发器、D触发器、JK触发器的工作原理。2、学会正确使用RS触发器、D触发器、JK触发器。二、实验所用器件和设备 1、2输入与非门74004 片 2、基本RS触发器74LS2791片 3、双D触发器74LS741片（双D型正边沿维持阻塞型触发器74LS74） 4、双JK触发器74LS731片 5、集成八D触发器74LS2731片（扩展认知寄存器实验）6、缩存器74LS3731片（扩展认知缩存器实验） 三、实验内容1、用7400构成一个RS触发器，R、S端接逻辑开关输出，Q、Q端接逻辑状态指示灯，改变R、S的电平，观察现象并记录Q、Q的值。2、用7400构成一个同步RS触发器，

19、R、S端接逻辑开关输出，Q、Q端接逻辑状态指示灯，改变R、S的电平，观察现象并记录Q、Q的值。3、制定对集成RS触发器74LS279的测试方案，并进行测试。（教辅P93）4、双D触发器74LS74中一个触发器功能测试。（教辅P97）（1）将CLR（复位）、RP（置位）引脚接实验板上逻辑开关输出，Q、Q引脚接逻辑状态显示灯，改变CLR、RP的电平，观察现象并记录Q、Q的值。（2）在步骤（1）的基础上，置CLR、RP引脚为高电平，D（数据）引脚接逻辑开关输出，CK（时钟）引脚接单次脉冲。在D为高电平和低电平的情况，分别按单次脉冲按钮，观察现象并记录Q、Q的值。（3）在步骤（1）的基础上，将D引脚接

20、1kHz脉冲源，CK引脚端接10kHz脉冲源，用示波器同时观察D端和CK端的波形，并记录；同时观察D端、Q端的波形并记录分析原因。5、制定对双JK触发器74LS73一个JK触发器的测试方案，并进行测试。（教辅P95）四、实验接线图、测试步骤及测试结果。1、7400搭建触发器的接线图、测试步骤、测试结果。图5.1是RS触发器实验接线图，图中K1、K2是逻辑开关输出，LED0、LED1是逻辑状态指示灯。RS触发器的测试步骤及结果如下：图5.1 RS触发器测试接线图时序电路的值与测试顺序有关，应引起注意。根据测试结果，得出RS触发器的真值表如下：表5.1 RS触发器真值表输 入输 出Q0011011

21、010011110注意：a、由于=1触发器输出爆出，因此若初始状态=1，仿真启动时会报错。b、根据触发器的定义，和Q应互补，因此=0，=0是非法状态。2、7400搭建同步触发器的接线图、测试步骤、测试结果。图5.2是同步RS触发器实验接线图，根据测试结果，得出RS触发器的真值表如表5.2。图5.2 同步RS触发器测试接线图表5.2 同步RS触发器真值表输 入输 出Q00010101101011113、利用74LS279芯片搭建基本RS触发器的接线图、测试步骤、测试结果。图5.3是RS触发器实验接线图，根据测试结果，得出RS触发器的真值表如表5.3。图5.3 基本RS触发器测试接线图表5.3 R

22、S触发器真值表输 入输 出Q00000101100111014、D触发器74LS74的使用图5.4 74LS74 D触发器的接线图。测试步骤及结果如下：（1）R=0，S=1，测得= 0 ，Q= 1 。（2）R=1，S=1，测得= 1 ，Q= 1 。（3）R=1，S=0，测得= 1，Q= 0。（4）R=1，S=1，测得= 1 ，Q= 0 。（5）R=0，S=0，测得= 1，Q= 0 。（6）R=1，S=1，D=1，CLK变化，测得=0，Q=1。（7）R=1，S=1，D=0，CLK变化，测得=1，Q=0。（8）根据上述测试，得出D触发器的功能表如下：输 入输 出R(PR) S(CLR) CLK D

23、Q L H X X0 H L X X1 L L X XH H H1H H L0H H L X表7.2 D触发器 74LS74真值表（9）R=1，S=1，D接，CLK接1Hz，观测Q端波形。图5.5 D触发器的应用接线图5.6 观察D触发器应用-CK端与Q端波形图（10）在示波器上同时观测Q、CLK的波形，观测Q的波形只在CK的上升沿才发生变化。5、双JK触发器74LS73中一个触发器的功能测试方案（1）74LS73功能测试接线图如下：图5.7 JK触发器应用（2）R=0，测得= 1 ，Q= 0 。（3）R=1，J=0，K=0，按单脉冲模拟CLK，测得= 1 ，Q= 0 。（4）R=1，J=1，

24、K=0，按单脉冲模拟CLK，测得= 0 ，Q= 1 。（5）R=1，J=0，K=0，按单脉冲模拟CLK，测得= 0 ，Q= 1。（6）R=1，J=0，K=1，按单脉冲模拟CLK，测得= 1 ，Q= 0。（7）R=1，J=0，K=0，按单脉冲模拟CLK，测得= 1 ，Q= 0 。（8）R=1，J=1，K=1，按CLK，测得= 1，Q= 0 ；再按CLK，测得= 0 ，Q=1。（9）R=1，J=1，K=1，CLK接1Hz脉冲源，如图5.8所示，观察示波器显示出波形。图5.8 JK触发器应用图5.9 74LS73 J=1 K=1的波形图（10）根据以上的测试，得出74LS73真值表如下：输 入输 出

25、清零 时钟 J KQ L X X X0 1H L L0 1H H L1 0H L H1 0H H H0 1H X X0 1表7.3 JK触发器74LS73真值表五 实验结果表5.1 RS触发器真值表输 入输 出Q0011011010011110表5.2 同步RS触发器真值表输 入输 出Q0001010110101111表5.3 RS触发器真值表输 入输 出Q0000010110011101（10）根据以上的测试，得出74LS73真值表如下：输 入输 出清零 时钟 J KQ L X X X0 1H L L0 1H H L1 0H L H1 0H H H0 1H X X0 1表7.3 JK触发器7

26、4LS73真值表六 实验数据分析与小结从实验结果不难看出，触发器在工作过程中触发条件在不同的触发器之间还是有所区别的，并且同步触发器和非同步触发器也同样是有区别的，JK触发器下降沿改变，集成D触发器上升沿改变，同步D触发器CP高电平改变。七 实验心得体会在实验过程中发现，触发器工作时，不仅仅是简单的0 1变换。实际上和时间轴的变化还是有很大联系的，这就提醒了我在思考问题的时候，不仅仅要考虑到既定的逻辑关系，还应该考虑时序的联系。xxxx计算机科学与技术学院计算机数字逻辑设计实验报告书实 验 名 简单时序电路 班 级_xxx_ 姓 名_xxx_指导教师 xx 日 期 17/11 目录一、实验目的

27、38二、实验仪器及材料38三、实验内容及步骤38五 实验结果44六 实验数据处理及总结44七 实验心得体会45一、实验目的1、掌握常用时序电路分析，设计及测试方法。2、掌握计数器74LS161的功能。3、掌握计数器的级联方法。4、熟悉任意模计数器的构成方法。二、实验仪器及材料74LS112（74LS73） 双J-K触发器 2片74LS175 四D触发器 1片74LS10 三输入端三与非门 1片74LS00 二输入端四与非门 1片4位计数器74LS161 2片三、实验内容及步骤1. 异步二进制计数器 （1）按图6.1接线。将J=K=1。图6.1 JK触发器实验二进制计数 （2）由CP端输入单脉冲

28、，测试并记录Q1Q4端状态及波形。 （3）思考：试将异步二进制加法计数改为减法计数，参考加法计数器进行实验记录。2. 自循环移位寄存器环形计数器。（1）按图6.2接线，将A、B、C、D置为1000,用单脉冲计数，记录各触发器状态。图6.2 环形计数器原理图6.3 利用四D触发器芯片74LS175搭建环形计数器改为连续脉冲计数，输入频率2Hz，并将其中一个状态为“0”的触发器置为“1”（模拟干扰信号作用的结果），观察记数器能否正常工作，分析原因。（2）按图6.4接线，与非门用74LS10三输入端三与非门重复上述实验，对比实验结果，总结关于自启动的体会。（注意：74LS10中有一个门起非门作用）图

29、6.4 自启式环形计数器3、集成芯片使用用1片74LS161和1片74LS00采用复位法（置位法）构造一个模6计数器。用单脉冲做计数时钟，观测计数状态，并记录。用连续脉冲做计数时钟，观测并记录QD，QC，QB，QA的波形。1、复位法构成的模6计数器接线图及测试结果（1）复位法构成的模6计数器接线图图6.5复位法6进制计数器接线图a 图6.6复位法6进制计数器接线图b图中，AK1是按单脉冲按钮，LED0，LED1，LED2和LED3是逻辑状态指示灯，1Hz是连续脉冲源。（2）按单脉按钮AK1，记录QD，QC，QB，QA的值变化如表6.1。（3）将时钟端CLK改接5Hz连续脉冲信号，（见图6.6）

30、。用示波器观测QD，QC，QB，QA。并记录在连续计数时钟下QD，QC，QB，和QA的波形图表6.1 复位法6进制计数器状态转移表QDQCQBQA00000001001000110100010101/01/002、置位法模6计数器接线图及测试结果（1）置位法模6计数器接线图 图6.7 置位法6进制计数器接线图a 图6.8 置位法6进制计数器接线图b图中，AK1是按单脉冲按钮，LED0，LED1，LED2和LED3是逻辑状态指示灯图中，H、L分别为高电平、低电平接逻辑开关输出，1Hz是连续脉冲源信号。按单脉冲按钮AK1，QD，QC，QB，QA的值变化如下：表6.2 置位法模6计数器状态转移表QD

31、QCQBQA101010111100110111101111（2）将时钟端CK改接5Hz连续脉冲信号，（见图6.8）。用示波器观测QD，QC，QB，QA。并记录在连续计数时钟下QA ，QB，QC和 QD的波形图。4、任意模计数器（计数器级联）用2片74LS161和1片74LS00构成一个模60H计数器。2片74LS161的QD，QC，QB，QA分别接两个译码显示的D，B，C，A端。用单脉冲做计数时钟，观测数码管数字的变化，检验设计和接线是否正确。复位法模60H计数器接线参考图6.9。图6.9复位法模60H计数器接线图图中，A、B、C、D可以作为译码显示的数据输入端通过显示译码器接数码管，KA1

32、是单脉冲按钮。观察单脉冲出发时计数器输出变化情况，分析其动作原理。思考数字钟表中的模60计数如何 实现。五 实验结果表6.1 复位法6进制计数器状态转移表QDQCQBQA00000001001000110100010101/01/00表6.2 置位法模6计数器状态转移表QDQCQBQA101010111100110111101111六 实验数据处理及总结电路的任意时刻输出状态不仅取决于当前时刻输入状态，还取决于前一时刻的输入状态，这便是时序电路的工作特点。七 实验心得体会在实验过程中，不止一次的绘制了脉冲波形，而且，大量的运用真值表以及示波器，应用不同的工具使实验结果更加的清晰明了，不失为一种

33、方式xxxx计算机科学与技术学院计算机数字逻辑设计实验报告书实 验 名 时基电路的基本应用 班 级_xxx_ 姓 名_xxx_指导教师 xx 日 期 2017年11月 目录一、实验目的47二、实验原理47四、实验内容51五 实验过程及数据处理54六、实验数据分析与小结57七、实验心得体会57一、实验目的1、熟悉555型集成时基电路结构、工作原理及其特点2、掌握555型集成时基电路的基本应用二、实验原理集成时基电路又称为集成定时器或555电路，是一种数字、模拟混合型的中规模集成电路，应用十分广泛。它是一种产生时间延迟和多种脉冲信号的电路，其电路类型有双极型和CMOS型两大类，二者的结构与工作原理

34、类似。几乎所有的双极型产品型号最后的三位数码都是555或556：所有的CMOS产品型号最后四位数码都是7555或7556，二者的逻辑功能和引脚排列完全相同，易于互换。555和7555是单定时器。556和7556是双定时器。双极型的电源电压VCC=+5V-+15V，输出的最大电流可这200mA，CMOS型的电源电压为+3-+18V。555电路的工作原理图7.1 555电路内部框图555电路的内部电路组成如图7.1所示。它含有两个电压比较器，一个基本RS触发器，一个放电开关管T，比较器的参考电压由三只5K的电阻器构成的分压器提供。它们分别使高电平比较器A1的同相输入端和低电平比较器A2的反相输入端

35、的参考电平为 2/3VCC 和1/3VCC。A1与A2的输出端控制RS触发器状态和放电管开关状态。当输入信号自6端输入并超过参考电平2/3 VCC时，触发器复位，555的输出端3端输出低电平，同时放电开关管导通。当输入信号自2端输入并低于1/3VCC时，触发器置位，555的3端输出高电平，同时放电开关管截止。 （a）器件引脚 （b）Proteus仿真元件引脚图7.2 555电路引脚图是复位端（4端），当=0时，555输出低电平。平时d端开路或接VCC。VC是控制电压端（5端），平时输出2/3 VCC作为比较器A1的参考电平，当5端外接一个输入电压，即改变了比较器的参考电平，从而实现对输出的另一

36、种控制，在不接外加电压时，通常接一个0.01uF的电容器到地，起滤波作用，以消除外来的干扰，以确保参考电平的稳定。T为放电管，当T导通时，给接于7端的电容器提供低阻放电通路。555定时器主要是与电阻、电容构成充放电电路，并由两个比较器来检测电容器上的电压，以确定输出电平的高低和放电开关管的通断。利用它可以构成从微秒到数十分钟的延时电路、单稳态触发器、多谐振荡器、施密特触发器等脉冲产生或波形变换电路。2、555定时器的典型应用构成单稳态触发器由555定时器和外接定时元件R、C构成的单稳态触发器，稳态时555电路输入端处于电源电平。内部放电开关管T导通，输出端为低电平，当有一个外部负脉冲触发信号经

37、C1加到2端时，并使2端电位瞬时低于1/3VCC ，低电平比较器动作，单稳态电路即开始一个暂态过程，电容C开始充电，VC按指数规律增长。当VC充电到 2/3 VCC时，高电平比较器动作，比较器A1翻转，输出V0从高电平返回低电平，放电开关管T重新导通，电容C上的电荷很快经放电开关管放电，暂态结束，恢复稳态。电路图如图7.3，波形如图7.4所示。图7.3单稳态触发器电路图 图7.4单稳态触发器波形图暂稳态的持续时间tw（即为延时时间）决定于外接元件R、C值的大小。 tw=1.1RC通过改变R、C的大小，可使延时时间在几个微秒到几十分钟之间变化。构成多谐振荡器电路图、波形图如图7.5（a）（b），由555定时器和外接元件R1、R2、C构成多谐振荡器。电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R1、R2向C充电，以及C通过R2向放电端Ct放电，使电路产生振荡。电容C在1/3VCC和2/3VCC 之间充电和放电，输出信号的时间参数是：T=tw1+tw2 tw1=0.7(R1+R2)C tw2=0.7R2C一般要求R1与R2均应大于或等于1K，但R1+R2应小于或等于3.3M。（a） （b）图7.5多谐振荡器电路图、波形图构成施密特触发器电路如图7.6所示。图7.6 施密特触发器电路图只要将2、6两端连在一起