第4章 锁相环_第1页
第4章 锁相环_第2页
第4章 锁相环_第3页
第4章 锁相环_第4页
第4章 锁相环_第5页
已阅读5页,还剩7页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、 第四章第四章 锁相环锁相环 接口信号接口信号锁相环由锁相环乘法器(PLLM)、分频器(OSCDIV1、D0、D1、D2、D3)和复位控制器等组成 p CLKIN:从外部晶体振荡器的输入信号(3.3V),CLKMODE0 = 1p 锁相环控制器的输出时钟包括: SYSCLK1:分频器D1的内部时钟输出,用于DSP内核 SYSCLK2:分频器D2的内部时钟输出,用于DSP外围设备 SYSCLK3:分频器D3的内部时钟输出,生成ECLKOUT CLKOUT3:分频器OSCDIV1的外部时钟输出,用于系统其它设备 AUXCLK:直接来自于CLKIN的内部时钟信号,用于McASP接口信号接口信号p P

2、LLEN = 1时为锁相环模式, 分 频 器 D 0 必 须 被 使 能(D0EN=1),由PLLDIV0寄存器 中 锁 相 环 分 频 器 比 例 位(PLLDIVx)分频;根据锁相环乘法控制寄存器(PLLM)中的锁相环倍频位(PLLM)数值倍频。p 当PLLEN=0时为旁路模式,输入参考时钟被直接输入到分频器D1、D2和D3 p 当使能分频器D1、D2和D3时(DnEN=1),根据寄存器PLLDIVn中的数值,对锁相环的输出时钟进行分频。控制寄存器控制寄存器缩写寄存器描述PLLCSR锁相环控制状态寄存器PLLM锁相环乘法寄存器PLLDIV0-3锁相环分频寄存器OSCDIV1震荡分频1寄存器

3、锁相环控制状态寄存器锁相环控制状态寄存器(PLLCSR)字段名称符号常量取值说明STABLEOF(value)标志输入时钟是否稳定_0CLKIN输入不稳定,振荡计数器不停止计数DEFAULT1假定CLKIN输入稳定,振荡计数器停止计数PLLRSTOF(value)锁相环复位位-0释放锁相环复位DEFAULT1复位锁相环PLLPWRDNOF(value)锁相环关断模式选择位NO0锁相环处于活动状态YES1锁相环处于关闭状态PLLENOF(value)锁相环使能位DEFAULT/BYPASS0旁路模式,SYSCLK1,SYSCLK2和SYSCLK3直接由输入时钟分频ENABLE1锁相环模式锁相环乘

4、法寄存器锁相环乘法寄存器(PLLM)字段名称说明PLLM定义输入时钟的倍频系数(可以使用的倍数为4-25倍,其余保留)00100 = x400101 = x500110 = x610111 = x2311000 = x2411001 = x25锁相环分频寄存器锁相环分频寄存器(PLLDIV0-3)字段名称符号常量说明DnENOF(value)分频器Dn使能位DISABLE0-关闭分频器Dn,没有时钟输出DEFAULT/ENABLE1-使能分频器DnPLLDIVxOF(value) 01Fh定义分频器的分频系数00000 = /100001 = /200010 = /311101 = /3011

5、110 = /3111111 = /32震荡分频震荡分频1寄存器寄存器(OSCDIV1)字段名称符号常量说明OD1ENOF(value)振荡分频器使能位DISABLE0-关闭振荡分频器,没有时钟输出DEFAULT/ENABLE1-使能振荡分频器OSCDIV1OF(value) 01Fh定义振荡分频器的分频系数00000 = /100001 = /200010 = /311101 = /3011110 = /3111111 = /32 设备配置寄存器设备配置寄存器 (DEVCFG) 锁相环的初始化锁相环的初始化n 锁相环模式(PLLEN=1),当系统要使用分频器D0和锁相环的时候,进行此初始化过

6、程p 在PLLCSR寄存器中,设置PLLEN=0(禁用模式)p 等待4个周期的PLLOUT信号,CLKMODE = 1时为CLKINp 在PLLCSR寄存器中,设置PLLRST=1(PLL被复位)p 对PLLDIV0、PLLM和OSCDIV1编程p 对PLLDIV1-3编程,必须执行此操作来使分频器更新比例系数p 等待锁相环正确地复位p 在PLLCSR寄存器中,设置PLLRST=0,使锁相环退出复位状态p 等待锁相环锁定p 在PLLCSR寄存器中,设置PLLEN=1来使能锁相环模式锁相环的初始化锁相环的初始化n 旁路模式(PLLEN=0),当系统需旁路分频器D0和锁相环的时候,进行此初始化过程

7、p在PLLCSR寄存器中,设置PLLEN=0(禁止模式)p等待4个周期的PLLOUT信号,CLKMODE = 1时为CLKINp在PLLCSR寄存器中,设置PLLRST=1(PLL被复位)p对OSCDIV1编程p对PLLDIV1-3编程,必须执行此操作来使分频器更新比例系数关闭和唤醒锁相环关闭和唤醒锁相环 示例:0401n执行下列操作来关闭锁相环 p在寄存器PLLCSR中,令PLLEN=0(旁路模式)。p等待4个周期的PLLOUT信号,CLKMODE = 1时为CLKINp在寄存器PLLCSR中,令PLLPWRDN=1来关闭锁相环。n执行下列操作从关闭模式唤醒锁相环:p在寄存器PLLCSR中,令PLLEN=0(旁路模式)。p等待4

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论