实验十一组合逻辑电路

1、实验十一实验十一 组合逻辑电路组合逻辑电路一、实验目一、实验目的的 1. 掌握组合逻辑电路的功能测试。掌握组合逻辑电路的功能测试。 2. 验证半加器和全加器的逻辑功能。验证半加器和全加器的逻辑功能。 3. 学会二进制数的运算规律。学会二进制数的运算规律。二、实验设备及及器件二、实验设备及及器件现代电子技术实验台现代电子技术实验台 1套套器件：器件：74LS00 二输入端四与非门二输入端四与非门 3片片74LS86 二输入端四异或门二输入端四异或门 1片片三、实验原三、实验原理理 实现两个一位二进制数加法运算的电路称为半加器。若实现两个一位二进制数加法运算的电路称为半加器。若将将A、B分别作为一

2、位二进制数，分别作为一位二进制数，S表示表示A、B相加的相加的“和和”，C是相加产生的是相加产生的“进位进位”，半加器的真值表如下：，半加器的真值表如下：半加器真值表半加器真值表半加器逻辑图及其逻辑符号半加器逻辑图及其逻辑符号&1.1.半加器半加器2.2.全加器全加器 对两个一位二进制数及来自对两个一位二进制数及来自低位的低位的“进位进位”进行相加，产生本进行相加，产生本位位“和和”及向高位及向高位“进位进位”的逻辑的逻辑电电路称为全加器，真值表如下。路称为全加器，真值表如下。其中其中Ai、Bi分别是被加数、加数，分别是被加数、加数，Ci1是低位进位，是低位进位，Si为本位全加为本位全加和，和

3、，Ci为本位向高位的进位。为本位向高位的进位。全加器真值表全加器真值表由真值表直接写出逻辑表达式，化简得：由真值表直接写出逻辑表达式，化简得：1iii1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii)()(CBACBACBA1iii1iii1iii1iiiiCBACBACBACBAC1i-iiii)C(BABA(1) 用用2片片74LS00组成图组成图3.11.1所示逻辑电路。为便于接线和所示逻辑电路。为便于接线和检查检查,在图中要注明芯片编号在图中要注明芯片编号及各引脚对应的编号。及各引脚对应的编号。 (2) 图中图中 A、B、C接电平开关，接电平开关，Y1，Y2

4、接发光管电平显示。接发光管电平显示。 (3) 按表按表3.1要求，改变要求，改变A、B、C的状态填表并写出的状态填表并写出 Y1，Y2 逻辑表达式逻辑表达式。三、实验内容及步骤三、实验内容及步骤1. 组合逻辑电路功能测试组合逻辑电路功能测试1234569108131211&123645(4)将运算结果与实验比较。将运算结果与实验比较。G1G2G4G3G5G6 表表 3.11.13.11.1输入输入输出输出ABCY1Y20000010111111101001010102. 测试用异或门和与非门组成的半加器的逻辑功能测试用异或门和与非门组成的半加器的逻辑功能 由半加器的逻辑表达式可知，半加器由半加

5、器的逻辑表达式可知，半加器 Y是是 A、B的异或，的异或，而进位而进位 Z是是 A、B相与，故半加器可用一个异或门和二个与相与，故半加器可用一个异或门和二个与非门组成如图非门组成如图3.11.2。123123456YZBA=1 图图3.11.2 表表3.11.2(2) 按表按表3.11.2要求改变要求改变A、B状态，结果填入表中。状态，结果填入表中。(1) 在实验台上用异或门在实验台上用异或门74LS86和与非门和与非门74LS00接成以上电接成以上电路。路。 A、B接电平开关接电平开关S，Y、Z接电平显示。接电平显示。输入输入A0101B0011输出输出YZ3. 测试全加器的逻辑功能。测试全

6、加器的逻辑功能。 (1) 写出图写出图3.11.3电路的逻辑表达式。电路的逻辑表达式。 Ci-1AiBiX2X3YSiCiX1 图图3.11.3 12 3(2) 根据逻辑表达式填表根据逻辑表达式填表3.11.3。 表表3.11.3AiBiCi-1YZX1X2X3SiCi000010100110001011101111(3) 根据真值表画出逻辑函数根据真值表画出逻辑函数Si、 Ci的卡诺图。的卡诺图。(4) 按原理图选择与非门并接线进行测试，将测试结果记按原理图选择与非门并接线进行测试，将测试结果记入表入表3.11.4，并与上表进行比较，并与上表进行比较 看逻辑功能是否一致。看逻辑功能是否一致。

7、 表表3.11.4111101110100011001010000SiCiCi-1BiAi4. 测试用测试用异或和与非门异或和与非门组成的全加器的逻辑功能组成的全加器的逻辑功能 全加器可以用两个半加器和两个与门一个或门全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用组成，在实验中，常用异或门和与非门异或门和与非门实现。实现。(1)画出用异或门和与非门实现全加器的逻辑电路图，画出用异或门和与非门实现全加器的逻辑电路图，写出逻缉表达式。写出逻缉表达式。(2)用异或门用异或门74LS86和与非门和与非门74LS00按自己画出的图按自己画出的图接线，测试逻辑功能。接线，测试逻辑功能。1ii

8、i1iii1iii1iiiiCBACBACBACBAS1iii1iii1iii)()(CBACBACBA1iii1iii1iii1iiiiCBACBACBACBAC1iiiii)C(BABAiiBA1iiiii)C(BABA1iii)C( BA(3)当输当输入端入端Ai、Bi及及 Ci-1为为下列情下列情况时况时，测试逻测试逻辑功能，辑功能，填入表填入表3.11.5。表表 3.11.5输输 入入 端端Ai 0 0 0 0 1 1 1 1Bi 0 0 1 1 0 0 1 1Ci-1 0 1 0 1 0 1 0 1输出输出端端SiCi=1 & &BiAi=1Ci-1 &1iiiCBASiiiBA 1iiiii)C(BABACi2.总结组合逻辑电路的分析方法。总结组合逻辑电路的分析方法。 五、实验报告要求五、实验报告要求l. 整理实验数据、图表并对实验结果进行分析讨论