锁相环控制器设计

1、存档日期： 存档编号： 江 苏 师 范 大 学本科生毕业论文（设计）论 文 题 目： 锁相环控制器设计 姓 名： 侯瑞 学 院： 电气工程及自动化学院 专 业： 电气工程及其自动化 班 级 、 学 号： 10电41班 10284038 指 导 教 师： 李旭超 江苏师范大学教务处印制摘 要 为了提高电子设备的性能，锁相环电路已成为了电子通讯系统中不可缺少的一部分。如今，无线通讯在迅速的发展，对频率的准确度以及频率的稳定度的要求也越来越高，高性能、高频率成为了很多人钻研的课题，由于石英振荡器的频率范围有所欠缺，因此频率合成器成为了无线通信中的重要组成部分，利用频率合成技术可以产生高频率信号。 本

2、文主要是研究并设计了一种以锁相环组成的频率合成器。先了解锁相环的工作原理，结合自动控制理论，建立并分析锁相环路的数学模型，之后对频率合成器的构成、基本原理及工作特性进行研究。 本次锁相环采用CD4046芯片，是结合了计数器芯片等研究出频率合成器的硬件电路，进行参数设计。本次设计依据单片机STC89C52和驱动芯片HD7279A的工作原理设计电路，利用键盘控制锁相环芯片并用数码管输出显示，经过改变分频比掌控了频率合成器的频率。软件采用模块化的设计方法，使系统实现了改变分频比。关键字：STC89C52; CD4046；频率合成器 IAbstract In order to improve the

3、performance of electronic equipment, the PLL circuit has become an indispensable part in the electronic communication system.Nowadays, with the rapid development of wireless communications, the requirements of stability and accuracy of frequency are increasingly high. And how to improve its performa

4、nce and frequency has become the majority of research. The frequency synthesizer has become an important part in wireless communications due to insufficient frequency range of crystal oscillator. High frequency signal can be produced by the frequency synthesis technology. This paper mainly designed

5、a frequency synthesizer made up of PLL. The principle of PLL was studied first, and the mathematical model of PLL was established and analysed with automatic control theory. Then the structure of frequency synthesizer with its basic principle and working characteristics was studied. The hardware cir

6、cuit of frequency Synthesizer was designed by using the CD4046 chip as PLL, combined with counter and so on. The parameters were also designed. The design of circuit was based on the single chip microcontroller STC89C52 and the driver chip HD7279A, using the keyboard to control the PLL chip and disp

7、lay through digital tubes, and the frequency of frequency synthesizer was controled by controlling the frequency division ratio. The software was designed by using the module design method and made the changing the frequency division ratio to be realized.Key words: STC89C52；CD4046；frequency synthesi

8、zer III目 录摘 要IAbstractII1 绪论11.1 课题的背景及意义11.2 锁相环的国内研究现状与发展趋势21.3 课题的主要研究内容32 锁相环及频率合成器的基础知识42.1 锁相环的基本原理42.2 锁相环的数学模型42.3 锁相环各组成部分的分析52.3.1 鉴相器52.3.2 环路滤波器62.3.3 压控振荡器82.4 频率合成器的工作原理93 频率合成器的硬件设计103.1 锁相环电路设计103.1.1 CD4046逻辑图与引出端功能图103.1.2 CD4046工作原理133.1.3 由CD4046构成的锁相环路133.2 分频电路的设计143.3 键盘与显示电路的

9、设计143.4 单片机系统的设计163.4.1 时钟电路173.4.2 复位电路173.4.3 单片机的最小系统174 频率合成器的软件设计194.1 显示子程序模块204.2 键扫子程序模块214.3 功能键模块224.4 数值键模块234.5 单片机向HD7279A发送指令和数据指令244.6 单片机从HD7279A接收指令和数值子程序255 结论27致 谢28参考文献29附录一 单片机系统原理图31附录二 程序代码32VI江苏师范大学本科生毕业设计 锁相环控制器设计1 绪论1.1 课题的背景及意义 近些年，随着社会向高度信息化方向的发展及人们的通信需求，无线通信技术在全球得到了极速的发展

10、，然而，由于性能，集成，频率稳定度，精度，光谱纯度的要求越来越高的其他方面，导致一个锁相环已成为电子通信系统不可缺少的一部分，锁相环技术的好坏会直接对设备或系统产生很大的影响。锁相环路是一个控制两个相位间的误差的系统，是在对比了参考信号和输出信号之间的相位以后，会产生一个相位误差电对输出信号的相位进行一番调整，从而达到输出信号与输出信号同频。锁相环的应用主要体现在以下三个方面：1)信号的调制与解调；2)信号的调频与解调；3)信号的频率合成。锁相环路采用的是电视早期的同步系统（行同步和帧同步），大大提高了电视机图像的同步性能，提高抗干扰能力。若是具体点来说，二十世纪三十年代，锁相环几乎是用在对接

11、受设备的同步控制。到了四十年代，慢慢发展到了电视的同步扫描。在第二十世纪五十年代后期随着空间科学技术的发展，在接收和跟踪人造卫星、宇宙飞船的微弱信号方面，锁相环显示出了相当大的优越性。又例如，普通的超外差接收机一般都是频带宽、噪声大、低信噪比，而在使用了锁相环路的接收机中，能够对中频信号进行锁定，就可以做到拥有很窄的带宽和大大提升了的信噪比。所以如果想提取深藏在噪声中的信号，只有采用运用锁相环跟踪技术的接收机才能予以实现。六十年代的初期，数字通讯系统开始发展，在调频信号锁相鉴频器中和位同步的创建、取出相干解调的参考载波方面，锁相环路的利用范围越来越广。但是由于昂贵的锁相环开发生产成本导致发展有

12、了一定是局限性。在不断的发展之中，直到第二十世纪七十年代，锁相环技术已成为电子通信技术中不可缺少的组成部分。八十年代以后，随着电子技术的发展，集成锁相环、数字锁相环和频率合成技能的出现，锁相环路的应用变的极为广泛，从而大大推动了通信的发展。锁相环在通信应用中的重要性决定了锁相环技术是一门须熟练掌握的技术。 频率合成器有三个阶段：直接式频率合成器（DS），间接式频率合成器（也称锁相环频率合成器，IS）、直接数字式频率合成器（DDS）。本课题研究锁相环频率合成器，在工程应用中，对频率合成器主要的要求有三方面，频率范围（主要由压控振荡器的频率范围决定）、频率间隔以及频率稳定度和准确度。 频率合成器是

13、一种产生大量的离散频率信号的设备，它是利用一个或者多个标准的信号和各种技术实现。在直接式频率合成技术和间接式频率合成技术之后，出现了直接数字式频率合成技术，其跟随数字集成电路的发展而迅速发展，以数字信号处理的理论知识和信号的幅度相位为基础，进行了频率合成。频率合成技术有超高的频率分辨率，相当宽的相对带宽，频率的转换时间也非常短。还有在频率转换的时候信号的相位连续，可以输出任意波形，还具有数字调制的功能的优点。在仪器仪表、导航、雷达、遥控以及广播电视等方面有了很广泛的应用。在短波的跳频通信中，在较宽的频带上信号在不断的变化，在很小的频率间隔内需要进行快速的频率切换和相位切换，采用直接数字式频率合

14、成技术可以方便的进行控制从而满足所有的需求。 频率合成器的作用是提供一定的频率参考信号给微波扫频信号，并且对其输出频率进行锁定，最后可以得到稳定度和准确度都很高的输出信号。频率合成有很多方法，有直接模拟合成法，锁相环合成法以及直接数字合成法。频率的直接模拟法的转换时间快，利用了倍频、分频、混频和滤波等环节，将单一的参数频率变成多个所需要的频率，但是此方法的功耗大，体积也大，目前已经基本不再被采用了。锁相环合成法则是结构简单，便于集成，并且频谱的纯度也很高，它是通过锁相环完成了频率的加减乘除运算，目前已有了很广泛的应用。 如今单片机在生活的各个领域都有着广泛的应用，智能仪器，导航系统，甚至到家用

15、电器，都有着单片机的身影，单片机体积小，输入输出的接口简单，功耗很低。此次控制芯片选用单片机，对频率合成器进行了控制。1.2 锁相环的国内研究现状与发展趋势 国内有关数字通信技术在不断的发展，因而要求频率源的稳定度、范围、纯度与输出频率个数越来越精准。采用晶体振荡器可以解决需要提高稳定度的问题，但不能满足频率个数多的要求，为了两者兼具，现在国内大量采用频率合成技术。在频率合成其中，锁相环结合着低通滤波器发挥着稳频的作用，对频率进行加、减、乘、除运算之后，能让一个稳定度和准确度很高的标准频率源产生出相当多的不同频率且具有相同的稳定度和准确度。因此，锁相环路可作为频率加减器、分频器、倍频器来使用。

16、锁相环路其实不仅可以进行频率合成，还可以进行优良的滤波。通过滤波可以得到很窄的通频带和可变的中心频率，普通滤波器是达不到如此优良的性能的。如今国内的电路技术越来越趋于数字化，数字锁相环慢慢取代了模拟锁相环，已成为锁相技术的发展方向。数字锁相环可靠性高、精度高、价格低、体积小，并一一避免了模拟锁相环有关器件饱和、易受环境温度变化和电压影响和直流零点漂移的一些缺点，且应用于数字系统中，不需要A/D及D/A转换，对离散样值还有一定的实时处理能力。在频率合成、调制解调、图像处理等方面都有很广泛的应用。近些年，锁相技术已经成为电子设备中很常用的部分，在航空航天、原子能、电机控制等有关领域的信号提取、跟踪

17、与同步等功能都能够高性能的完成。国内的科技在不断的发展，所以锁相技术的应用范围会越来越大，再加上锁相技术具有相当多别的元件无法达到的性能和自己独有的优点，在日后的发展中，一定会得到很好的发展。1.3 课题的主要研究内容 本次课题是设计一个运用集成锁相环芯片CD4046构成的一个频率合成器，利用单片机STC89C52和驱动芯片HD7279A对频率合成器记性控制，可以具有同步、跟踪、捕捉功能。通过编写程序实现控制锁相环的分频比。2 锁相环及频率合成器的基础知识2.1 锁相环的基本原理压控振荡器（VCO）环路滤波器（LF） 鉴相器（PD）ui(t)ud(t)uc(t)uo(t)输入信号锁相环是由三个

18、部分组成，分别是鉴相器、环路滤波器、压控振荡器，如图2-1所示。 图2-1 锁相环的基本组成 鉴相器是用来比较输入信号ui(t)与压控振荡器的输出信号uo(t)之间的相位差，这两个信号的相位差所对应的函数就是鉴相器的输出电压ud(t)。 环路滤波器使环路中的要求的性能得到了保证，它滤除了鉴相器输出信号中的高频分量和噪声。 压控振荡器被环路滤波器的输出电压uc(t)控制着，让振荡频率越来越靠近输入信号的频率，直到两者具有相同的频率，此时压控振荡器输出信号和输入信号的相位会保持着某种特定的关系，从而得到了相位锁定。 设输入信号ui(t)是正弦信号，压控振荡器的输出信号uo(t)是余弦信号并且此输出

19、信号会随着输入电压的变化而发生变化，两者在鉴相器内进行比较，会输出一个和两信号的相位差成比例的误差电压ud(t)。环路滤波器将鉴相器中的高频分量和噪声滤除，再将输出电压uc(t)送给压控振荡器的输入端。若两者频率不同，鉴相器产生的低频变化分量将会通过环路低通滤波器使压控振荡器的输出信号频率发生变化。如此循环到最后，本振信号和输入信号的频率会完全一致，相位差也保持为某一恒定值，鉴相器将不再产生变化分量，本振信号的频率也将停止变化，环路处于“锁定”状态。2.2 锁相环的数学模型 在基本锁相环中，将鉴相器、环路滤波器、压控振荡器用对应的数学模型取代，就得到了锁相环的数学模型，如图2-2所示。 ud(

20、s)uc(s)(s)i(s)o(s)o(s)KdH(s)K1/s鉴相器低通滤波器压控振荡器 图2-2 锁相环路的基本模型 根据锁相环路的数学模型，可以得出其基本方程式 o(s) = i(s)o(s) Kd · H(s) · K （2-1） 或者写成 F(s) = （2-2）上述方程式中，F(s)为此锁相环路的闭环传输函数，表示在闭环条件下，输入信号相角i(s)和压控振荡器输出信号相角o(s)间的关系。 误差：(s) = i(s) o(s) ; （2-3） 输入信号相角i(s)和压控振荡器输出信号相角o(s)间的关系为 Fe(s) = 1= 1F(s) = （2-4）2.3

21、锁相环各组成部分的分析2.3.1 鉴相器鉴相器是能够鉴别出输入信号的相差的器件，是锁相环的重要组成部分，也用于调频和调相信号的解调。模型如图2-3所示：Kdo(t)(t)i(t)ud(t)=Kd(t) (a) 时域 Kdo(s)i(s)(s)ud(s)=Kd(s)(b)频域图2-3 鉴相器的数学模型 其输出电压与两个输入信号的相位差有关，表示这种关系的函数为鉴相特性。常见的鉴相特性有三角型、余弦型与锯齿型等。当使用模拟乘法器构成鉴相器时，其鉴相特性为正弦型：ud(t) =Kdsin(t)式中ud为输出电压，Kd为鉴相器增益，(t)为输入信号之间的相位差。2.3.2 环路滤波器环路滤波器是锁相环

22、电路中的重要组成部分。其一般是线性电路，由运算放大器、线性元件电阻及电容组成。其模型如图2-4所示：uc(s)ud(s)uc(t)ud(t)F(s)F(t)图2-4 环路滤波器的数学模型（时域、频域） 环路滤波器用于滤除鉴相器输出信号中的高频分量及噪声，以保证其性能。故环路滤波器实际上是一个低通滤波器。在锁相环中常用的有以下三种： RC积分滤波器 RC积分滤波器结构最为简单，实际上是一个RC低通滤波器，其结构如图2-5所示： 图2-5 RC积分滤波器RC积分滤波器的输出电压与输入电压的比值是它的传递函数，即 （2-5） 通过利用s代替j后得 H(s) = （2-6）式中，1 = RC，为其时间

23、常数。 由此结构可看出，当其工作工作在较高频率时，会有 |F(j)= 0|，这对捕获范围的扩大是不利的。 无源比例积分滤波器 无源比例积分滤波器结构如图2-6所示： 图2-6 无源比例积分滤波器 通过分析可得传递函数： H(s)= （2-7）式中，1= R1C，2= R2C。 当其工作在较高频率时，有 F(j)|= （2-8） 这是滤波器的比例作用，同时它又有着相位超前校正，这种超前作用可以很好的改善锁相环路的稳定性。 有源比例积分滤波器有源比例积分滤波器的结构如图2-7所示：图2-7 有源比例积分滤波器可得其传递函数为： H(s)= （2-9）式中，1= R1C，2= R2C。2.3.3 压

24、控振荡器 压控振荡器是输出频率与输入电压有对应关系的振荡电路，是一种电压-频率转换器。通过环路滤波器输出电压的控制，可使其振荡频率想输入信号频率靠拢，直至相同，并使其输出信号相位同输入信号形成某种关系，达到锁相的目的。其模型如图2-8所示：K uc(t)c(s)图2-8 压控振荡器的数学模型其调频特性如图2-9所示：可见在一定范围内，其(t)和uc(t)成线性关系： (t) = 0 + Kuc(t) （2-10）式中，0是压控振荡器的中心频率，K是一个常数，表示由单位控制电压导致振荡角频率变化的大小。2.4 频率合成器的工作原理频率合成器是用一个准确、稳定频率的晶振信号产生一个系列的频率精准的

25、信号。它利用晶体振荡器的一些优点解决了可变频率振荡器以及晶振点频工作的准确度和稳定度低的问题。由锁相环构成的频率合成器，原理框图如图2-3所示。晶体振荡器M分频鉴相器环路滤波器压控振荡器N分频fif1f2输出图2-3 锁相环频率合成器原理框图 由晶体振荡器产生的输入信号 fi经过M分频之后得到一个基准频率f1输入到了鉴相器的一端，而压控振荡器输出信号经过M分频之后输入到了鉴相器的另一端，两信号进行比较，若锁相环在锁定状态时可以得到 = ， f2 = Nf （2-11）当N发生变化时，输出信号的频率随着输入信号的变化而变化。 3 频率合成器的硬件设计 本次课题是利用单片机实现锁相式频率合成器，频

26、率合成器是一种实用电路，是由三部分组成，分别是基准频率产生、锁相环、分频器（N分频）。分频器系数N是可以变化的，可从1变化到999，得到999个不同的频率输出。同时此次设计加入了键盘输入和数码管显示功能，可以测量最小分频比以及最大分频比。整体系统框图如图3-1所示。频率源相位比较器环路滤波器压控振荡器百位十位个位8052键盘数码管图3-1 系统整体框图3.1 锁相环电路设计本设计构成锁相环电路是采用的CD4046芯片，采用16脚双列直插式，是一种通用的CMOS锁相环集成电路，有输入阻抗高（约100M）、动态功率小、电源的电压范围宽（3V-18V）等特点，中心频率f0为10kHz时，功耗仅仅为6

27、00µW，属于微功耗器件。这种CMOS锁相环适合用于低频率合成器。3.1.1 CD4046逻辑图与引出端功能图CD4046的逻辑图如图3-2所示： 图3-2 CD4046逻辑框图 CD4046内部包含了两个相位比较器和一个压控振荡器，在使用时需要外接一个低通滤波器来构成完整的锁相环。内部还设有一个6.2V的齐纳稳压管，在需要齐纳稳压管时，可以作为一种辅助电源使用。 相位比较器I采用了异或门结构,使用时，要求ui、uo的占空比均为50%，当两个输入端没有信号输入时，它会输出（1/2）VDD，导致压控振荡器在中心频率振荡。当两个输入端信号ui、uo的电平状态不同时，输出端信号为高电平；反

28、之，ui、uo电平状态相同时（即同为高电平或低电平），输出为低电平。当ui、uo的相位差(t)在0范围内变化时，输出信号的脉冲宽度也随之改变，即占空比在改变。相位比较器I的输出信号频率是输入信号频率的两倍，并且与两个输入信号之间的中心频率保持90°相移。另外，低通滤波器的特性决定了相位比较器I 的捕捉范围，所以选择适当的低通滤波器可以使捕捉范围变大。当(t)时，输出电压平均值为 Ud = Udm =Udm=Udm （3-1）当(t)>时，输出电压平均值为 Ud = Udm2 （3-2）由以上所述，相位比较器I要求其ui、uo的占空比为50%，这样才能使锁定范围达到最大。 而相位

29、比较器II是由四个触发器、控制门和三态输出电路组成，只在输入信号的上升沿起作用，所以不用对波形的占空比作要求，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。当PHi1的输入信号比PHi2的比较信号频率低时，相位比较器II输出逻辑“0”，反之输出逻辑“1”。若两信号的频率相同但相位不同，即当输入信号的相位较于比较信号相对滞后时，相位比较器II输出正脉冲，当输入信号的相位较于比较信号相对超前时，相位比较器II输出为负脉冲。上述两种情况，PHo3都有与上述正、负脉冲宽度相同的负脉冲产生。输出的正、负脉冲的宽度都和两个输入脉冲上升沿间的相位差相等。而当两个输入脉冲的频率和相位均相同时，相位比

30、较器II输出高阻态，PHo3输出高电平。由此可见，从PHo3输出信号的状态可以判断两个输入信号的情况。 CD4046的压控振荡器部必须有外接电容C1和外接电阻R1作为充放电元件，电容C1和电阻R1决定了压控振荡器的频率范围。当锁相环对输入信号的频率宽度有要求时还需要外接电阻R2，电阻R2能让VCO的频率得到补偿。 CD4046的引出端功能图如图3-3所示： 图3-3 CD4046引出端功能图 图3-3中各管脚的功能说明见表3-1。表3-1 CD4046管脚说明表引脚功 能引脚功 能1相位比较器II输出端（PHo3）9压控振荡器输入端（VCOi）2相位比较器I输出端（PHo1）10解调信号输出端

31、（DEMo）3相位比较器I，II 输入端（PHi2）11压控振荡器的外接电阻端（R1）4压控振荡器输出端（VCOo）12压控振荡器的外接电阻端（R1）5禁止端（INH）13相位比较器II输出端（PHo2）6压控振荡器的外接电容端（C1）14相位比较器I，II 输入端 (PHi1)7压控振荡器的外接电容端（C2）15内部提供稳压管负极端（Z）8地（Vss）16电源（VDD）3.1.2 CD4046工作原理 输入信号从PHi1输入后，经过放大器放大、整形后加到了相位比较器I、II的输入端，若开关和PHo1连接，则比较器I将比较PHi2输入的比较信号和输入信号的相位，之后输出端会输出误差电压。误差电

32、压经过R3、C2滤波后得到的控制电压Ud加到压控振荡器的输入端VCOi，调整压控振荡器的振荡频率，使其快速靠近输入信号的频率。压控振荡器的输出又经过除法器再进入相位比较器I，继续与输入信号进行相位比较，最后使两者的频率相同，相位差达到一定值，实现了相位锁定。若开关与PHo2相连，则相位比较器II工作，工作原理与相位比较器1相同。3.1.3 由CD4046构成的锁相环路 如图3-4所示，是由CD4046芯片构成的锁相环电路。图3-4 锁相环电路 锁相环路的大体设计为图3-4中所示，其中引脚12连接了两个四位的拨码开关和一些电容电阻，电容和电阻的大小皆不同，这样的设计是为了调节中心频率的大小。外接

33、的低通滤波器是由两个电阻（100k、5k）和一个电容（0.068µF）构成，器件数值大小的选择决定了滤波器的滤波范围。CD4046的压控振荡器是一个具有高线性的多谐振荡器，能输出对称方波，它利用RS触发器去控制一对开关交替的向电容正、反向充电，形成了自激振荡，振荡频率与电容容量成反比，与充电电流成正比。3.2 分频电路的设计 分频器电路可以通过三片CD4522芯片级联来实现，三片分别控制了百位数、十位数和个位数，使分频器系数N的范围为1999。CD4522是一个BCD可预置1/N十进制计数器。图3-5 分频电路3.3 键盘与显示电路的设计 键盘显示电路是用HD7279A芯片驱动8个共

34、阴数码管。 HD7279A是一片智能显示驱动芯片，它可以同时驱动八位共阴数码管，或者六十四只独立的LED。此外，它还能连接64键的矩阵键盘，一片芯片就可以完成键盘与显示的功能。HD7279A内部带有译码器，BCD码和16进制的都可以直接输入，并且多种控制指令都能完成对此芯片的控制。除了带有译码器它具有很多特点，不需要外接期间就能直接对显示进行驱动，可以循环移动，内部还含有去抖动电路以及有两种不同的封装形式。所以此次设计选用HD7279A芯片完成键盘与显示电路的设计。引出端功能图如图3-6所示： 图3-6 HD7279A引出端功能图各引出端的功能见表3-1：表 3-1引脚名称说明1，2VDD正电

35、源3，5NC无连接，必须要悬空4VSS接地6CS片选输入端，该引脚为低电平时，可向芯片发送指令及读取键盘数据7CLK同步时钟输入端，向芯片发送数据及读取键盘数据时，该引脚电平上升沿表示数据有效8DATA串行数据输入/输出端，当芯片接收指令时，该引脚为输入端，当读取键盘数据时，该引脚在读指令最后一个时钟的下降沿变为输出端9KEY按键有效输入端，平时为高电平，当检测到有效按键时，该引脚变为低电平10-16SG-SA段g-段a驱动输出17DP小数点驱动输出18-25DIG0-DIG7数字0-数字7驱动输出26CLKO振荡输出端27RCRC振荡器连接端28RESET复位端键盘与显示电路如图3-7所示：

36、图3-7 键盘与显示电路键盘和数码管的输出还需接100k下拉电阻，用于保护数码管使其能正常工作。3.4 单片机系统的设计 本次设计选用单片机STC89C52作为控制芯片，它是一种低功耗高性能的CMOS八位微控制器。STC89C52使用了MCS-51系列的内核，但有着传统51单片机不具备的功能。它拥有8K字节的在系统可编程Flash存储器和八位的CPU。还具有512字节RAM、32 位I/O 口线、看门狗定时器，内置4KB EEPROM，复位电路，三个16 位定时器/计数器，四个外部中断，一个七向量四级中断结构，全双工串行口，最高运行频率为35MHz。另外，STC89C52可进行静态逻辑操作，可

37、选择节电模式。在空闲模式下，CPU 停止工作，并且允许RAM、定时器/计数器、串口、中断继续工作。掉电保护模式下，RAM中的内容被保存，振荡器被冻结，单片机停止一切工作，直到下一个中断或者硬件复位为止。3.4.1 时钟电路 STC89C52芯片的内部有一个由反向放大器构成的振荡器，XTAL1引脚为反向放大器与内部时钟发生电路输入端口，XTAL2引脚为反向放大器的输出端口。在两个引脚上外接定时元器件（石英晶体与电容构成的并联谐振回路），内部的振荡电路就会产生自激振荡。晶体的振荡频率的选择区间为1.212MHz,电容值的选择区间为1530pF,此次设计经侦频率为6MHz,电容的大小可以对频率进行微

38、调，选择为22pF。如图所示： 图3-8 时钟电路3.4.2 复位电路 复位电路通常有上电复位（自动复位）和按钮复位（手动复位）两种方式。STC89C52是由外部的复位电路的电容充电实现复位，所以此次选用上电手动复位，只要cc的上升时间不超过1ms，在电源接通后就可以实现手动复位。如图所示： 图3-9 复位电路3.4.3 单片机的最小系统确定了时钟电路和复位电路，单片机的最小系统如图所示： 图3-10 单片机最小系统原理图4 频率合成器的软件设计 本课题的软件设计，主要是设计通过实现STC89C52与HD7279A的软件功能去控制分频及显示部分。其中，是通过对键盘的操作执行了百位、十位和个位的

39、增一处理控制分频比的输入部分，数据的发送程序负责发送指令和数据，数据的接受程序负责接收指令以及键盘数据。 程序设计采用的是“自顶向下”的结构进行设计，属于设计中的第一层次，主要包括输入和输出端口以及参数和可编程硬件的初始化，实时数据处理，还有显示、键扫、功能键、数值键、发送指令及数值、接收指令及键盘值等子程序的设计。主程序的框图如图4-1所示：显示 开始堆栈初始化7279初始化设置缓存单元键扫，判断是否有键按下分析键值是否为功能键是否为数值键转各功能键：锁相环停止工作键，确定分频比开始键转数值键子程序NNYYY 图4-1 主程序框图 由主程序框图能够看出，定义的程序是从地址的偏移值0

40、000H处开始执行，堆栈指针SP指向了67H单元。开辟了堆栈寄存器，堆栈寄存器可以对ACALL或者中断进行中断保护，还可以用于程序中的各种子程序调用，从而使程序可以顺利且高效率的执行。另外，通过对用名为ST_7279程序段的调用可以完成HD7279A芯片的初始化。CS清零端，是将复位（清零）指令0A4H发送到HD7279A芯片，HD7279A芯片收到了该条指令之后，会将清除所有的显示，同时也会将闪烁、字符消隐等一些属性清除。在执行了该条指令之后，芯片的所处状态会和系统刚上电之后的状态相同。 HD7279A芯片可以同时驱动数码管和键盘，所以此次的显示部分就采用了可编程器件HD7279A芯片，该芯

41、片采用了串行数据通信，其内部带有译码器，可以直接接收十六位进制码和BCD码，所以在向HD7279A芯片发送了数据显示并且译码的指令之后，该芯片通过对SJFS接收一个字节子程序的调用从而完成了读取键盘值，发送的显示单元的内容就可以立即完成相应的显示输出。为了确认HD7279A芯片数据的串行的发送与接收是否通信完毕，需要采用延时等待的方式等待一段时间。在确认通信完毕之后，开始进行键盘扫描，当引脚KEY为低电平时，即说明有键被按下，则被转到分析键值，进行是否是数值键和功能键的判断，若判断为功能键将需要继续转到对应的功能键处理，为数值键时同理。若KEY为高电平，说明无键按下且返回键值0FFH。4.1

42、显示子程序模块 在此显示子程序中，主要是采用的HD7279A芯片的下载但不译码的指令，对该芯片的编程是严格按照它的时序图来进行的，显示的内容是按照百位、十位、个位进行输出，分别会在八位数码管的第三位和第二位以及第一位上显示。另外在此子程序中，开始应该对显缓区的初值和显示命令字的初值进行设置，调用发送一个字节子程序之前应该另引脚CS有效并且延时52µs之后在对发送一个字节子程序进行调用。发送完显示指令后需要延时20µs，其中在发送完之后延时12事使引脚CS无效，同时对其他工作单元进行设置，为下一次发送做准备。 显示子程序的具体流程图如图4-2所示：开始置计数器初值08hR5(

43、R5)=0?清零CS开始YN赋显缓单元初值40hR0发送下载数据但不译码指令97hR0延时52s延时52s，待接收完数据查表显示(R0)ASETB CLK(R0)-1R0(R1)-1R1(R5)-1R5图4-2 显示子程序流程图4.2 键扫子程序模块 在程序执行的过程中，单片机会一直不停的进行键扫，从而判断是否有键按下。主要的方法就是通过扫描HD7279A芯片的KEY引脚的电平状态，在正常无键按下的状态事引脚KEY是为高电平，此时整个系统会一直在判断是否有键按下，若是没有键按下就会返回键值#0FFH并且会继续对键盘进行扫描查询直到有键按下为止。若是有键按下的时候，引脚KEY的电平状态就有高电平

44、转成低电平，此时CPU会向HD7279A芯片发送读键盘指令#015H从而读取键值，然后再对返回键值进行分析判断，此过程是为了将键值转到相对应的功能处理。 其中功能键所对应的键号：04H为锁相环停止工作键，05H为确定分频比开始工作键，06H为手动键。 另外数值键所对应的键号：1FH为百位加一键，1EH为十位加一键，1DH为个位加一键。 键扫子程序的具体流程图如图4-3所示： 开始返回是否有键按下清零标志位00H查询键号NY 图4-3 键扫子程序流程图4.3 功能键模块 功能键主要是利用单片机的P3.0口去控制CD4046芯片的INH端口进而去控制锁相环是否进行工作，本次设计主要设置了锁相环停止

45、工作键和确定分频比锁相环开始工作键两种功能控制键。 具体的功能键工作流程如图4-4所示： 开始返回清零标志位00HP3.0置0P3.0置1设置手动键标志位显示PPP工作键手动键停止键图4-4 功能键流程图4.4 数值键模块 数值键是利用单片机对分频比N进行控制，使其在1到999的范围内变化，分频比N的变化可以导致输出信号的频率随着输入信号的变化而变化。本次设计设置了三个数值键，分别为：百位加一键，十位加一键，个位加一键，用来显示三位分频比。 具体的数值键工作流程如图4-5所示：开始清零标志位00H手动键标志位是否置高？按键无效百位键并显示十位键并显示个位键并显示数值键处理返回NY图4-5 数值

46、键流程图4.5 单片机向HD7279A发送指令和数据指令 在这个向HD7279A芯片发送指令和数值的子程序中，等待发送的指令应该将高位放在前面，低位放在后面，然后进行一位一位的发送。下面介绍一下发送的过程，最初要在数据线上进行准备数据，并且给HD7279A芯片的DATA端口留一位的位置，之后将引脚CLK进行置高位并且有12µs的延时，最后在将引脚CLK进行置低位且有12µs的延时，这是一位数据就算发送完毕了。 具体的发送指令及键盘值的流程如图4-6所示： 开始置计数器初值08hR7(R7)=0?A左环移一位C(C)P1.5CLK信号置高延时8s(R7)-1R7开始YN图4-

47、6 发送指令及键盘值流程图4.6 单片机从HD7279A接收指令和数值子程序 在这个数据接收的子程序中，将要接收的数据高位放在前面，低位放在后面，是一位一位的进行发送。下面介绍一下接收的过程，最初要在数据线上进行准备数据，并且给HD7279A芯片的DATA端口留一位的位置，之后将引脚CLK进行置高位并且有8µs的延时，最后在将引脚CLK进行置低位且有8µs的延时，这是一位数据就算接收完毕了。 具体的接收指令和数据值的流程如图4-7所示： 开始置计数器初值08hR7(R7)=0?CLK置高延时8sCLK清零接收完数据延时8s(R7)-1R7开始YNA左环移一位CDATA置高准

48、备接收数据 图4-7 接收指令及键盘值流程图5 结论本次的毕业设计让我对锁相环及单片机的工作原理有了进一步的了解，单片机的最小系统应该由复位电路、时钟电路等电路构成，锁相环路的结构和各组成部分的工作原理。锁相环芯片在运用时需要外接低通滤波器，利用锁相环构成了频率合成器，应用范围也越来越广，通过对单片机的编程设计，能对锁相环构成的频率合成器进行控制，有锁定、跟踪、捕捉过程。在设计锁相环控制器的过程中需要注意几个部分：1 在设计开始前，需要了解清楚该课题的要求与目的，然后进行思路整理搭建整体系统框架。2 在设计过程中，需要选择一些芯片来实现系统的功能，这个时候就要考虑芯片的选型问题。应该从能实现某

49、种功能、设计方便、与系统的接口兼容、成本低、常见型号等方面选择。3 在设计结束后，需要对整体系统进行检查。系统能否实现需要的功能，系统还有没有存在不合理、可以优化的地方，能否用更简单的方法实现所需要的功能等方面。最后还要进行设计总结，积累经验。毕业设计是我完成大学学业的最后一次作业，它是对所学知识的总结，也为我们今后走向工作岗位形成了一个良好开端。在没有做毕业设计以前觉得毕业设计做起来应该非常简单，甚至有些眼高手低，但是真的面对毕业设计时发现自己的想法是完全错误的，多种知识的结合有时会让我大脑一片空白。毕业设计不仅是对我们所学知识、能力和态度的一种检验，而且也是对自己各方面能力的一种提高。在设

50、计过程中，我通过查阅大量的相关资料，与同学交流与自学，并向老师请教等方式解决在设计过程中遇到的一些难题，确实让自己学到了不少知识，但也经历了不少艰辛。不过努力终究是有回报的，在这次毕业设计中我的收获巨大，使我明白了学习是一个长期积累的过程，在以后的工作应该不断的学习，努力提高自己的综合素质。 致 谢本文从选题到完成的整个过程，得到了指导老师李旭超的悉心指导。李旭超老师渊博的学识，谦虚、严谨的治学态度、灵活的思维方式、认真的工作作风和对学生的关心都令我佩服不已，谆谆教诲使我受益匪浅，如果没有老师的督促与指导，我不会完整的完成此次设计，这必将在今后的学习和工作中给我鼓励和鞭策，为以后步入社会、适应工作奠定良好的基础。在此，本人由衷的表示的感谢！感谢徐江苏师范大学电气工程及自动化学院的老师们在这四年里不仅在专业的学习上给予我的帮助，更感谢他们在我的为人处事上给予的教诲。在论文的完成过程中，还得到其他学院多位老师和同学的热情帮助，给我提供了巨大的帮助，在此表示感谢！感谢评审论文的各位老师为本文提出的宝贵的意见。最后，向所有曾给予我关心和帮助的师长、