计算机组成原理课程复习

1、计算机组成原理课程1-4章复习第一章第一章 计算机系统概念计算机系统概念l难点本章概念、名词较多学生在此章基础上，在深入学习以下各章后，逐步加深对本章的各种名词、概念及整机工作原理的理解。l严格讲本章没太多难点初学者一时不能很快理解掌握重点与难点第一章第一章 计算机系统概念计算机系统概念l重点当今世界计算机的主流还是以冯诺依曼结构的计算机为代表重点要掌握以指令流和数据流为主线的计算机工作原理真正认识到计算机内部工作过程是逐条取指令、分析指令、执行指令的过程重点与难点知识点知识点计算机系统概论计算机系统概论计算机软、硬件概念；计算机系统的层次结构；计算机基本组成主要技术指标l机器字长、存储容量、

2、运算速度计算机的产生、发展及在各个不同领域的应用。微程序机器微程序机器M0(微指令系统微指令系统)由硬件直接执行微指令由硬件直接执行微指令传统机器传统机器M1(机器语言机器机器语言机器)用微程序解释机器指令用微程序解释机器指令虚拟机器虚拟机器M2(操作系统机器操作系统机器)用机器语言解释操作系统用机器语言解释操作系统虚拟机器虚拟机器M3(汇编语言机器汇编语言机器)用汇编程序翻译成机器用汇编程序翻译成机器语言程序语言程序虚拟机器虚拟机器M4(高级语言机器高级语言机器)用编译程序翻译成汇编用编译程序翻译成汇编语言程序语言程序以存储器为中心的计算机结构框图计算机的硬件框图第二章第二章 计算机的发展和

3、应用计算机的发展和应用l重点了解计算机的发展史及它的应用领域目的在于激发学生学习本课程的积极性重点与难点第三章第三章 系统总线系统总线l重点掌握系统总线在计算机硬件结构中的地位和作用多总线结构l为克服总线瓶颈问题而采用的总线进行判优和通讯控制l解决众多部件争用总线。重点与难点第三章第三章 系统总线系统总线l难点总线的通讯控制。重点与难点知识点知识点系统总线系统总线总线概念l从分散连接到总线连接总线分类l按连接部件的不同片内总线系统总线数据总线、地址总线、控制总线总线特性l各个部件能够连接到总线上，需规定以下特性机械特性、电气特性、功能特性、时间特性总线结构l单总线、多总线总线控制l总线判优链式

4、查询、计算器定时查询、独立请求方式l通信控制同步、异步第四章第四章 存储器存储器l重点掌握存贮器的基本功能及各类存储器读写信息的原理l特别要注意 半导体存储器的外特性和工作原理 半导体与CPU的连接方式 这样可更加强对整机概念的理解。必须了解高速缓冲存储器(Cache)、主存和外存的组成，以及他们在存储器的层次结构中各自所起的作用重点与难点第四章第四章 存储器存储器l难点学习时必须从本质上去认识各种存储芯片l由于不同的其基本单元电路是不同的设计存储芯片与CPU连接电路l关键在于存储芯片选片逻辑的确定l学生必须将以前学过的电路知识综合应用，合理选用各种芯片，准确画出存储器与CPU的连接电路图。

5、重点与难点知识点知识点存储器存储器存储器分类l按存取方式：ROM、RAM存储器的层次结构l缓存主存、主存辅存主存l存储原理 静态RAM、动态RAM、ROMl存储器与CPU的连接高速缓冲存储器(Cache)辅助存储器1计算机使用总线结构便于增减外设，同时计算机使用总线结构便于增减外设，同时_。 A减少了信息传输量减少了信息传输量 B提高了信息的传输速度提高了信息的传输速度 C减少了信息传输线的条数减少了信息传输线的条数 D. 加重了加重了CPU的工作量的工作量答案：答案：C2总线中地址线的作用是总线中地址线的作用是_。 A. 只用于选择存储器单元只用于选择存储器单元 B. 由设备向主机提供地址由

6、设备向主机提供地址 C用于选择指定存储器单元和用于选择指定存储器单元和I/O设备接口电路的地址设备接口电路的地址答案：答案：C3. 在三种集中式总线控制中，在三种集中式总线控制中，_方式响应时间最快。方式响应时间最快。 A链式查询链式查询 B计数器定时查询计数器定时查询 C独立请求独立请求答案：答案：C第三章第三章 系统总线系统总线4在三种集中式总线控制中独立请求方式响应时间最快，是在三种集中式总线控制中独立请求方式响应时间最快，是以以_代价的。代价的。 A增加仲裁器的开销增加仲裁器的开销 B增加控制线数增加控制线数 C增加仲裁器的开销和增加控制线数增加仲裁器的开销和增加控制线数 D. 增加总

7、线占用时间增加总线占用时间答案：答案：B 6. 三种集中式总线控制中，三种集中式总线控制中，_方式对电路故障最敏感方式对电路故障最敏感 A. 链式查询链式查询 B计数器定时查询计数器定时查询 C独立请求独立请求答案：答案：A 7在计数器定时查询方式下，若每次计数从上一次计数的终止在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则点开始，则_。 A设备号小的优先级高设备号小的优先级高 B每个设备使用总线的机会相等每个设备使用总线的机会相等 C设备号大的优先级高设备号大的优先级高答案：答案：B8在计数器定时查询方式下，若计数从在计数器定时查询方式下，若计数从0开始，则开始，则_。 A设

8、备号小的优先级高设备号小的优先级高 B每个设备使用总线的机会相等每个设备使用总线的机会相等 C设备号大的优先级高设备号大的优先级高答案：答案：A9在独立请求方式下，若有在独立请求方式下，若有N个设备，则个设备，则_。 A有一个总线请求信号和一个总线响应信号有一个总线请求信号和一个总线响应信号 B有有N个总线请求信号和个总线请求信号和N个总线响应信号个总线响应信号 C有一个总线请求信号和有一个总线请求信号和N个总线响应信号个总线响应信号答案：答案：B10在链式查询方式下，若有在链式查询方式下，若有N个设备，则个设备，则 A有有N条总线请求线条总线请求线 B无法确定有几条总线请求线无法确定有几条总

9、线请求线 C只有一条总线请求线只有一条总线请求线答案：答案：C11总线通信中的同步控制是总线通信中的同步控制是_。 A只适合于只适合于CPU控制的方式控制的方式 B由统一时序控制的方式由统一时序控制的方式 C只适合于外围设备控制的方式只适合于外围设备控制的方式 D. 所有指令执行时间都相同的方式所有指令执行时间都相同的方式答案：答案：B12总线的异步通信方式总线的异步通信方式_。 A不采用时钟信号，只采用握手信号不采用时钟信号，只采用握手信号 B既采用时钟信号，又采用握手信号既采用时钟信号，又采用握手信号 C既不采用时钟信号，又不采用握手信号既不采用时钟信号，又不采用握手信号答案：答案：A13

10、. 信息只用一条传输线，且采用脉冲传输的方式称为信息只用一条传输线，且采用脉冲传输的方式称为_。 A. 串行传输串行传输 B.并行传输并行传输 C. 并串行传输并串行传输 D. 分时传输分时传输答案：答案：A14. 信息可以在两个方向上同时传输的总线属于信息可以在两个方向上同时传输的总线属于_。 A. 单工总线单工总线 B. 半双工总线半双工总线 C. 全双工总线全双工总线 D. 单向总线单向总线答案：答案：C15. 异步串行通信的主要特点是异步串行通信的主要特点是_。 A. 通信双方不需要同步通信双方不需要同步 B. 传送的每个字符是独立发送的传送的每个字符是独立发送的 C. 字符之间的间隔

11、时间应相同字符之间的间隔时间应相同 D. 传送的数据中不含控制信息传送的数据中不含控制信息答案：答案：B16. 在在_计算机系统中，外设可以和主存储器单元统一编址。计算机系统中，外设可以和主存储器单元统一编址。 A. 单总线单总线 B. 双总线双总线 C. 三总线三总线 D. 以上三种都可以以上三种都可以答案：答案：A17. 在采用在采用_对设备编址时，不需要专门的对设备编址时，不需要专门的I/O指令组。指令组。 A. 统一编址法统一编址法 B. 单独编址法单独编址法 C. 两者都是两者都是 D.两者都不是两者都不是答案：答案：A18. 在微型机系统中，外围设备通过在微型机系统中，外围设备通过

12、_与主板的系统总线相与主板的系统总线相连接。连接。 A. 适配器适配器 B. 设备控制器设备控制器 C. 计数器计数器 D. 寄存器寄存器答案：答案：A3.1 假设总线的时钟频率为假设总线的时钟频率为8MHz，一个总线周期等于一个时钟，一个总线周期等于一个时钟周期。若在一个总线传输周期可并行传送周期。若在一个总线传输周期可并行传送16位的数据，求该总位的数据，求该总线的带宽。线的带宽。解：解： 数据传输率（总线带宽）：数据传输率（总线带宽）： 每秒传输的最大字节数（每秒传输的最大字节数（MBpsMBps） 1 1个总线周期个总线周期 = = 1 1个时钟周期个时钟周期 = 1/8 = 0.12

13、5 = 1/8 = 0.125 s s 1 1个总线周期个总线周期 传送传送 1616位位 = = 2B （字节）（字节） 故总线出输率为：故总线出输率为： 2B *（1 / 0.125 s s ）= 16 MBps 或求：或求： 2B*8 = 16 MBps3.2 在一个在一个32位的总线系统中，总线时钟频率为位的总线系统中，总线时钟频率为66MHz，假设，假设总线最短传输周期为总线最短传输周期为4个时钟周期，试计算总线的最大数据传个时钟周期，试计算总线的最大数据传输率。若想提高传输率，可采取什么措施？输率。若想提高传输率，可采取什么措施？解：解： 数据传输率（总线带宽）：数据传输率（总线带

14、宽）： 每秒传输的最大字节数（每秒传输的最大字节数（MBps） 1个总线周期个总线周期 = 4个时钟周期个时钟周期 = 4* 1/66= 0.06 s 1个总线周期个总线周期 传送传送 32位位 = 4B （字节）（字节） 故总线出输率为：故总线出输率为： 4B *（1 / 0.06 s ）= 66 MBps 或求：或求： 4B*（66MHz/4）= 66MBps 提高数据传输率措施：提高数据传输率措施： (1) 提高数据线宽度提高数据线宽度 (2)提高总线时钟频率提高总线时钟频率 (3) 缩短总线传输周期缩短总线传输周期3.3 在异步串行传输系统中，字符格式为：在异步串行传输系统中，字符格式

15、为：1个起始位、个起始位、8个数个数据位、据位、1个校验位，个校验位，2个终止位。个终止位。若要求每秒传输若要求每秒传输120个数据帧，个数据帧，计算数据传送的波特率和比特率。计算数据传送的波特率和比特率。00/1 0/10/11 1 1起始位起始位 1位位 数据位数据位 5、6、7、8位不等位不等校验位校验位 1位位 停止位停止位 1、1.5、2 位不等位不等空闲位空闲位低位低位高位高位一个帧结构一个帧结构解：解： 波特率（数据传输速率）波特率（数据传输速率）单位时间内传送的二进制数据单位时间内传送的二进制数据 的位数的位数 bps （1+8+1+2）120 =1440 bps 比特率：单位

16、时间内传送的二进制有效数据位数比特率：单位时间内传送的二进制有效数据位数 bps 1440 * (8/12)= 960 bps 第四章第四章 存储器存储器1一个一个16K32位的存储器，其地址线和数据线的总和是位的存储器，其地址线和数据线的总和是 A 48 B46 C36答案：答案：B2一个一个512KB的存储器，其地址线和数据线的总和是的存储器，其地址线和数据线的总和是 A 17 B 19 C27答案：答案：C3某计算机字长是某计算机字长是16位，它的存储容量是位，它的存储容量是64KB，按字编址，按字编址，它的寻址范围是它的寻址范围是_。 A64K B32KB C. 32K答案：答案：C4

17、某计算机字长是某计算机字长是32位，它的存储容量是位，它的存储容量是256KB，按字编址，按字编址，它的寻址范围是它的寻址范围是_。 A 128K B64K C. 64KB答案：答案：B12若主存每个存储单元为若主存每个存储单元为16位，则位，则 A其地址线为其地址线为16根根 B其地址线数与其地址线数与16无关无关 C其地址线数与其地址线数与16有关有关答案：答案：B29一个四体并行低位交叉存储器，每个模块的容量是一个四体并行低位交叉存储器，每个模块的容量是64K 32位，存取周期为位，存取周期为200 ns，在下述说法中，在下述说法中_是正确的。是正确的。 A在在200 ns内，存储器能向

18、内，存储器能向CPU提供提供256位二进制信息位二进制信息 B在在200 ns内，存储器能向内，存储器能向CPU提供提供128位二进制信息位二进制信息 C. 在在50 ns内，每个模块能向内，每个模块能向CPU提供提供32位二进制信息位二进制信息答案：答案：B28 交叉编址的存储器实质是一种交叉编址的存储器实质是一种_存储器，它能存储器，它能_执行执行_独立的读写操作。独立的读写操作。 A. 模块式，并行，多个模块式，并行，多个 B模块式，串行，多个模块式，串行，多个 C. 整体式，并行，一个整体式，并行，一个答案：答案：A5下列说法中正确的是下列说法中正确的是_。 ACache与主存统一编址

19、，与主存统一编址，Cache的地址空间是主存地址空的地址空间是主存地址空 间的一部分间的一部分 B主存储器只由易失性的随机读写存储器构成主存储器只由易失性的随机读写存储器构成 C. 单体多字存储器主要解决访存速度的问题单体多字存储器主要解决访存速度的问题 答案：答案：C6Cache的地址映像中，若主存中的任一块均可映射到的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作内的任一块的位置上，称作_。 A直接映像直接映像 B全相联映像全相联映像 c组相联映像组相联映像 答案：答案：B7下列器件中存取速度最快的是下列器件中存取速度最快的是_。 ACache B主存主存 c寄存

20、器寄存器 答案：答案：C8.如果一个高速缓存系统中，主存容量为如果一个高速缓存系统中，主存容量为12MB，Cache容量为容量为400KB，则该存储系统总容量为，则该存储系统总容量为: A.12MB+400KB B.12MB C.400KB D.12MB-400KB答案：答案：B4.1一个容量为一个容量为16K32位的存储器，其地址线和数据线的总和是位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？多少？当选用下列不同规格的存储芯片时，各需要多少片？ 1K4位，位，2K8位，位，4K4位，位，16K1位，位，4K8位，位， 8K8位位解：解： 地址线和数据

21、线的总和地址线和数据线的总和 = 14 + 32 = 46根；根； 需要的片数为：需要的片数为： 1K4：16K32 / 1K4 = 168 = 128片片 2K8：16K32 / 2K8 = 84 = 32片片 4K4：16K32 / 4K4 = 48 = 32片片 16K1：16K32 / 16K1 = 32片片 4K8：16K32 / 4K8 = 44 = 16片片 8K8：16K32 / 8K8 = 24 = 8片片 4.2一个一个1K 4位的动态位的动态RAM芯片，若其内部结构排列成芯片，若其内部结构排列成64 64形式，已知存取周期为形式，已知存取周期为 0.1 s， (1)若采用

22、分散刷新和集中刷新相结合的方式，刷新信号周若采用分散刷新和集中刷新相结合的方式，刷新信号周期应该取多少期应该取多少? (2)若采用集中刷新，则对该存储芯片刷新一遍需多少时间若采用集中刷新，则对该存储芯片刷新一遍需多少时间?死时间率是多少？死时间率是多少？解：解： (1) 分散式和集中式相结合的方式即为异步式，分散式和集中式相结合的方式即为异步式， 刷新信号的时间间隔为：刷新信号的时间间隔为： 2ms64 = 31.25 s ，故取刷新信号周期为故取刷新信号周期为31 .25 s (2) 刷新周期为刷新周期为2ms，故刷新周期内有，故刷新周期内有 2ms / 0.1 s = 4000 个个读写周

23、期，其中有读写周期，其中有64个读写周期用来刷新，故将存储器刷新一个读写周期用来刷新，故将存储器刷新一遍用时为：遍用时为： 64*0.1 s=6.4 s 死时间率为：死时间率为： 6.4 s / 2ms = 0.32%4.3 某某8位微型机地址码为位微型机地址码为18位，若使用位，若使用4K4位的位的RAM芯片组成芯片组成模块板结构的存储器，试问：模块板结构的存储器，试问： （1）该机所允许的最大主存空间是多少？）该机所允许的最大主存空间是多少？ （2）若每个模块板为）若每个模块板为32K8位，共需几个模块板？位，共需几个模块板？ （3）每个模块板内共有几片）每个模块板内共有几片RAM芯片？芯

24、片？ （4）共有多少片）共有多少片RAM？ （5）CPU如何选择各模块板？如何选择各模块板？ 解：解：（1）218 = 256K，则该机所允许的最大主存空间是，则该机所允许的最大主存空间是256K8位位 （或（或256KB）；）； （2）模块板总数）模块板总数 = 256K8 / 32K8 = 8块；块； （3）板内片数）板内片数 = 32K8位位 / 4K4位位 = 82 = 16片；片； （4）总片数）总片数 = 16片片8 = 128片；片；（5）最高三位通过）最高三位通过3：8译码器选模块板译码器选模块板 次高三位通过次高三位通过3：8译码器选模块板内芯片组译码器选模块板内芯片组 剩余

25、地址线接芯片地址引脚。剩余地址线接芯片地址引脚。 或反过来，最低三位选模块板（多模块交叉存储器）或反过来，最低三位选模块板（多模块交叉存储器）板地址板地址3位位片地址片地址3位位片内地址片内地址12位位17 16 15 14 13 12 11 04.4设设CPU共有共有16根地址线，根地址线，8根数据线，并用根数据线，并用MREQ（低电平（低电平有效）作访存控制信号，有效）作访存控制信号，R/W作读写命令信号（高电平为读，作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：低电平为写）。现有下列存储芯片：ROM（2K8位，位，4K4位，位，8K8位），位），RAM（1K4位，位，2K8

26、位，位，4K8位），及位），及74138译码器和其他门电路（门电译码器和其他门电路（门电路自定）。试从上述规格中选用合适芯片，画出路自定）。试从上述规格中选用合适芯片，画出CPU和存储芯和存储芯片的连接图。要求如下：片的连接图。要求如下： （1）最小）最小4K地址为系统程序区，地址为系统程序区，409616383地址范围为地址范围为用户程序区；用户程序区； （2）指出选用的存储芯片类型及数量；）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。）详细画出片选逻辑。解：解： （1）地址空间分配图：）地址空间分配图： （2）选片：）选片：ROM：4K4位：位：2片；片； RAM：4K8位：位

27、：3片；片； （3）CPU和存储器连接逻辑图及片选逻辑：和存储器连接逻辑图及片选逻辑： (1) 地址空间分配图地址空间分配图 A15 A11 A7 A3 A0 0 0 0 0，0 0 0 0，0 0 0 0，0 0 0 0 0 0 0 0，1 1 1 1，1 1 1 1，1 1 1 1 0 0 0 1，0 0 0 0，0 0 0 0，0 0 0 0 0 0 0 1，1 1 1 1，1 1 1 1，1 1 1 1 0 0 1 0，0 0 0 0，0 0 0 0，0 0 0 0 0 0 1 0，1 1 1 1，1 1 1 1，1 1 1 1 0 0 1 1，0 0 0 0，0 0 0 0，0 0

28、0 0 0 0 1 1，1 1 1 1，1 1 1 1，1 1 1 14KROM*2 0FFFH4KRAM 10001FFFH4KRAM 20002FFFH4KRAM 30003FFFH(2) 选芯片方法：最好选用容量一样的存储器芯片（组）。选芯片方法：最好选用容量一样的存储器芯片（组）。 这样容易画图。这样容易画图。本题可以选用本题可以选用2片片4K*4ROM 芯片组成芯片组成4K*8ROM， 3片片4K*8RAM （建议使用）（建议使用） 也可选用也可选用2片片2K*8ROM 芯片组成芯片组成4K*8ROM , 3片片4K*8RAM 还可选用还可选用2片片2K*8ROM，6片片2K*8RA

29、M 4K 8位位 RAM4K 8位位 RAMPD/ProgrG1CBAG2BG2A4K 8位位 RAMMREQA15A14A13A12A11A0D7D0WR1Y0Y1Y2Y34K 4位位 ROM（3）CPU和存储器连接逻辑图及片选逻辑：和存储器连接逻辑图及片选逻辑： 2K 8位位 ROM 2K 8位位 ROM4K 8位位 RAMPD/ProgrG1CBAG2BG2A4K 8位位 RAMMREQA15A14A13A12A11A10A0D7D0WR1Y0Y1Y2Y3&1例例4.5设设CPU共有共有16根地址线，根地址线，8根数据线，并用根数据线，并用MREQ作为访存作为访存控制信号控制信号

30、(低电平有效低电平有效)，WR作为读写控制信号作为读写控制信号(高电平为读，低高电平为读，低电平为写电平为写)。现有芯片及各种门电路。现有芯片及各种门电路(门电路自定门电路自定) ，如图所示。画，如图所示。画出出CPU与存储器的连接图，要求：与存储器的连接图，要求： (1)存储芯片地址空间分配为：存储芯片地址空间分配为：02047为系统程序区；为系统程序区；20488191为用户程序区。为用户程序区。 (2)指出选用的存储芯片类型及数量。指出选用的存储芯片类型及数量。 (3)详细画出片选逻辑。详细画出片选逻辑。解解： (1) 确定确定主存地址分配：主存地址分配： 02047D = 0 7FF

31、H 20488191D = 800 1FFFH A15 A11 A7 A3 A0 0 0 0 0，0 0 0 0，0 0 0 0，0 0 0 0 0 0 0 0，0 1 1 1，1 1 1 1，1 1 1 1 0 0 0 0，1 0 0 0，0 0 0 0，0 0 0 0 0 0 0 1，1 1 1 1，1 1 1 1，1 1 1 1 (2) 选片：选片： 1片片 2K8位位 ROM 3片片 2K8位位 RAM (3) 片选及地址分配：片选及地址分配： ROM，RAM片内地址片内地址 A10 A0 片选地址：片选地址： A15 A11 分别接到分别接到3-8译码器的各端，其中译码器的各端，其中

32、 A15 A14 恒为恒为0。 ROM 2K*8RAM 6K*8(1) 确定确定主存地址分配：主存地址分配： 02047D = 0 7FF H 20488191D = 800 1FFFH A15 A11 A7 A3 A0 0 0 0 0，0 0 0 0，0 0 0 0，0 0 0 0 0 0 0 0，0 1 1 1，1 1 1 1，1 1 1 1 0 0 0 0，1 0 0 0，0 0 0 0，0 0 0 0 0 0 0 0，1 1 1 1，1 1 1 1，1 1 1 1 0 0 0 1，0 0 0 0，0 0 0 0，0 0 0 0 0 0 0 1，0 1 1 1，1 1 1 1，1 1 1

33、 1 0 0 0 1，1 0 0 0，0 0 0 0，0 0 0 0 0 0 0 1，1 1 1 1，1 1 1 1，1 1 1 12KROM 07FFH2KRAM 800FFFH2KRAM 100017FFH2KRAM 18001FFFH解：解：(1) Cache地址格式地址格式 Cache中可装入中可装入512块数据块数据 主存字块标记主存字块标记 Cache字块地址字块地址 字块内地址字块内地址 7位位 9位位 2位位(2) 直接映射直接映射 主存字块标记主存字块标记 组地址组地址 字块内地址字块内地址 9位位 7位位 2位位(3) 四路组四路组相连映射相连映射 主存字块标记主存字块标记

34、 字块内地址字块内地址 16位位 2位位(4) 全相连映射全相连映射4.6 设主存容量为设主存容量为256K字，字，Cache容量为容量为2K字，块长为字，块长为4。 (1) 设计设计Cache地址格式，地址格式，Cache中可装入多少块数据？中可装入多少块数据？ (2) 在直接映射方式下，设计主存地址格式。在直接映射方式下，设计主存地址格式。 (3) 在四路组相连映射方式下，设计主存地址格式。在四路组相连映射方式下，设计主存地址格式。 (4) 在全映射方式下，设计主存地址格式。在全映射方式下，设计主存地址格式。 (5) 若存储字长为若存储字长为32位，存储器按字节寻址，写出上述三种方位，存储

35、器按字节寻址，写出上述三种方式下主存地址格式。式下主存地址格式。 Cache字块地址字块地址 字块内地址字块内地址 9位位 2位位 主存字块标记主存字块标记 Cache字块地址字块地址 字块内地址字块内地址 7位位 9位位 4位位直接映射直接映射 主存字块标记主存字块标记 组地址组地址 字块内地址字块内地址 9位位 7位位 4位位四路组相四路组相连映射连映射 主存字块标记主存字块标记 字块内地址字块内地址 16位位 4位位全相连映全相连映射射(5) 按字节寻址：字块内地址改变，其余不变。按字节寻址：字块内地址改变，其余不变。 总地址变长。总地址变长。 4.7 设某机主存容量为设某机主存容量为4

36、MB，Cache容量为容量为16KB，每字块有，每字块有8个个字，每字字，每字32位，设计一个四路组相联映射（即位，设计一个四路组相联映射（即Cache每组内共每组内共有有4个字块）的个字块）的Cache组织，要求：组织，要求：（1）画出主存地址字段中各段的位数；）画出主存地址字段中各段的位数；（2）设）设Cache的初态为空，的初态为空，CPU依次从主存第依次从主存第0、1、289号单元读出号单元读出90个字（主存一次读出一个字），并重复按此次序个字（主存一次读出一个字），并重复按此次序读读8次，问命中率是多少？次，问命中率是多少？（3）若）若Cache的速度是主存的的速度是主存的6倍，试问

37、有倍，试问有Cache和无和无Cache相相比，速度提高多少倍？比，速度提高多少倍？解：解：(1) 由于容量是按字节表示的，则主存地址字段格式划分如下由于容量是按字节表示的，则主存地址字段格式划分如下 Cache 16KB / (8*4B) = 512 （块）（块） Cache 组数组数 512 / 4 = 128 （组）（组） 10位位 7位位 5位位21 12 11 5 4 0 未命中次数未命中次数 90 / 8 12 命中率命中率 h=(90*8-12) / 90*8 = 98.3%(3) 没有没有Cache的访问时间为的访问时间为6t*720， 有有Cache的访问时间为的访问时间为

38、t*(720-12)+6t*12， 则有则有Cache和没有和没有Cache相比，速度提高倍数相比，速度提高倍数: 6t6t* *720720t t* *(720-12)+6t(720-12)+6t* *12121 = 4.541 = 4.54或；或； ta = h tc+ (1h) tm = 0.983t +(1-0.983) 6t = 1.0905t 6t / 1.0905t -1 = 4.541. Cache 的命中率的命中率CPU 欲访问的信息在欲访问的信息在 Cache 中的中的 比率比率h =NcNc + Nm3. Cache 主存系统的效率主存系统的效率e 2. Cache 主存

39、系统平均访问时间：主存系统平均访问时间： 访问访问 主存主存 的时间为的时间为 tm ，Cache 命中率命中率 为为 h，访问访问 Cache 的时间为的时间为 tc 则则 e = 100% tc h tc+ (1h) tm 平均访问时间平均访问时间 访问访问 Cache 的时间的时间 e = 100%ta = h tc+ (1h) tm例例4.84.8设果计算机采用直接映像设果计算机采用直接映像CacheCache，巳知主存容量为，巳知主存容量为4MB4MB，CacheCache容量容量4096B4096B，字块长度为，字块长度为8 8个字个字(32(32位字位字) )。 (1)(1)画出

40、反映主存与画出反映主存与CacheCache映像关系的主存地址各字段分配框图，映像关系的主存地址各字段分配框图，并说明每个字段的名称及位数。并说明每个字段的名称及位数。 (2)(2)设设CacheCache初态为空、若初态为空、若CPUCPU依次从主存第依次从主存第0 0，1 1，9999号单号单元读出元读出100100个字个字 ( (主存一次读出一个字主存一次读出一个字) )。并重复按此次序读。并重复按此次序读1010次，问命中率为多少次，问命中率为多少? ? (3) (3)如果如果CachcCachc的存取时间是的存取时间是50ns50ns，主存的存取时间是，主存的存取时间是500ns50

41、0ns，根据根据(2)(2)求出的命中率，求平均存取时间。求出的命中率，求平均存取时间。 (4)(4)计算计算CachcCachc一主存系统的效率。一主存系统的效率。解解: (1) Cache: (1) Cache块：块： （4096/44096/4）/8 = 128/8 = 128（块）（块）77位地址位地址 主存块：主存块： （4MB/44MB/4）/8 = 128K /8 = 128K （块）（块） 17 17位地址位地址 块内地址：块内地址： 按字节（因主存按字节编址）按字节（因主存按字节编址） 3232字节字节55位位地址地址(2) (2) 由于由于CacheCache初态为空，且块

42、长为初态为空，且块长为8 8，因此，因此CPUCPU第一次读第一次读100100个个字时，共有字时，共有1313次末被命中，即读第次末被命中，即读第0 0、8 8、1616、9696号单元时号单元时末命中末命中) )，以后，以后9 9次重复读这次重复读这100100个字时均命中，故命中率为个字时均命中，故命中率为 (100(100* *10-13)10-13)100100* *1010* *10010098.798.7(3)(3)平均访问时间：平均访问时间：0.9870.987* *50ns +(1-0.987)50ns +(1-0.987)* *500ns500ns55.85ns55.85n

43、s(4)cacke(4)cacke一主存系统的效率为一主存系统的效率为 (50ns(50ns55.85ns)55.85ns)10010089.589.5 主存块标记主存块标记10位位 cache块地址块地址7位位 块内地址块内地址5位位例例.4.9.4.9有一主存有一主存CacheCache层次的存储器，其主存容量层次的存储器，其主存容量1MB1MB，CacheCache容容量量64KB64KB，每块，每块8KB8KB，若采用直接映象方式，求：，若采用直接映象方式，求： （1 1）主存的地址格式？）主存的地址格式？ （2 2）主存地址为）主存地址为25301H25301H，问它在主存的哪一块？

44、，问它在主存的哪一块？解解: (1): (1) Cache: Cache: 64KB / 8KB = 8 (块块) 主存：主存： 1MB / 8KB = 128 (块块) 13 13位位块内地址块内地址 3 3位位CacheCache块号块号 4 4位位主存块标记主存块标记(2) 25301H = 0010 0101 0011 0000 0001(2) 25301H = 0010 0101 0011 0000 0001解：解： 八体存储器八体存储器连续读出连续读出8 8个字的个字的总信息量为总信息量为 32b 8256b 顺序存储存储器连续读出顺序存储存储器连续读出8个字的时间是：个字的时间是

45、： 400 ns 8 = 3200 ns = 32 10-7 s 交叉存储存储器连续读出交叉存储存储器连续读出8个字的时间是：个字的时间是： 400 ns + (8-1) 50 ns = 7.5 10-7 s 高位交叉存储器的带宽是高位交叉存储器的带宽是 256(32 10-7 ) = 8 107 bps。 低位交叉存储器的带宽是低位交叉存储器的带宽是 256(7.5 10-7 ) = 34 107 bps。例例4.10 4.10 设有设有8 8个模块组成的八体存储器结构，每个模块的存取个模块组成的八体存储器结构，每个模块的存取周期为周期为400 ns400 ns，存储字长为，存储字长为323

46、2位。数据总线宽度为位。数据总线宽度为3232位，总线传位，总线传输周期输周期50ns50ns，试求顺序存储，试求顺序存储( (高位交叉高位交叉) )和交义存储和交义存储( (低位交叉低位交叉) )的的存储器带宽。存储器带宽。知识点知识点(4)输入输出系统输入输出系统 输入输出系统概述lI/O系统组成：I/O软件（I/O指令）、I/O硬件（接口、设备）外部设备I/O接口l功能、组成I/O与主机信息传送的控制方式l程序查询l中断l存储器直接存取方式知识点知识点(5)计算机的运算方法及运算器计算机的运算方法及运算器 讲述数的表示l进制转换l原码、补码、反码l定点数、浮点数定点运算l加减乘除浮点运算l其特殊性算术逻辑运算单元l快速进位链知识点知识点(6)指令系统指令系统机器指令l指令格式：操作码、地址码操作数和操作类型l数据传送、算逻运算、移位、转移寻址方式l与汇编语言对照学习指令格式举例CISC及RISC技术知识点知识点(7)CPU的结构和功能的结构和功能CPU的结构lCU、ALU、寄存器、中断系统指令周期l取指、执行、间址、中断指令流水中断系统。知识点知识点(8)控制单元的功能及设计方法控制单元的功能及设计方法微操作命令的分析及功能组合逻辑设计微程序设计。第五章第五章 输入输出系统输入输出系统l重点要求掌握三种主机与