计算机组成原理及系统结构教师用书2008-12-5

1、 计算器组成原理及系统结构教师用书目 录目 录I第一部分 基本单元实验11.1算术逻辑运算实验1 一、实验目的1二、实验原理1 三、实验步骤及注意事项1 四、实验结果3 五、思考题答案4 六、提问及解答4 1.2进位控制实验5 一、实验目的5 二、实验原理5三、实验步骤及注意事项5 四、实验结果6 五、思考题答案6 六、提问及解答7 1.3移位运算实验8 一、实验目的8 二、实验原理8 三、实验步骤及注意事项8 四、实验结果9 五、思考题答案9 1.4乘法器设计实验10 一、实验目的10 二、实验原理10三、实验步骤及注意事项10 四、实验结果11 五、思考题答案11 1.5内存实验12 一、

2、实验目的12 二、实验原理12 三、实验步骤及注意事项12 四、实验结果14 五、思考题答案14 六、提问及解答14 1.6总线控制实验15 一、实验目的15 二、实验原理15 三、实验步骤及注意事项15 四、思考题答案16 五、提问及解答16 1.7时序实验17 一、实验目的17 二、实验原理17 三、实验步骤及注意事项17 四、实验结果18 五、思考题答案18 六、提问及解答18 1.8微程控器的组成与微程序设计实验19 一、实验目的19 二、实验原理19 三、实验步骤及注意事项21 四、实验结果23 五、思考题答案24 六、提问及解答24 1.9硬布线控制器设计实验25 一、实验目的25

3、 二、实验原理25 三、实验步骤及注意事项26 四、实验结果27 五、思考题答案27 第二部分 综合实验28 2.1基本模型机实验28一、实验目的28二、实验原理28 三、实验步骤及注意事项31 四、实验结果35 五、思考题答案35 2.2移位运算模型机实验36 一、实验目的36二、实验原理36三、实验步骤及注意事项36 四、实验结果40五、思考题答案40 2.3复杂模型机实验41 一、实验目的41 二、实验原理41 三、实验步骤及注意事项41 四、实验结果45 五、思考题答案46 2.4可重构原理计算机的组成实验47 一、实验目的47 二、实验原理47 三、实验步骤及注意事项49 四、实验结

4、果49 五、思考题及答案50 第三部分 扩展板实验51 3.1扩展8255并行口实验51 一、实验目的51 二、实验原理51 三、实验步骤及注意事项52 四、实验结果56 五、思考题答案56 六、提问及解答56 3.2扩展8253定时器/计数器实验57一、实验目的57 二、实验原理57 三、实验步骤及注意事项57 四、实验结果59 五、思考题答案59 3.3 8259中断控制器实验60 一、实验目的60 二、实验原理60 三、实验步骤及注意事项62 四、实验结果65 五、思考题答案65 第四部分 系统结构实验66 4.1 基于硬布线控制器的基本模型机设计实验66 一、实验目的66 二、实验原理

5、66 三、实验步骤及注意事项67 四、实验结果69 五、思考题答案69 4.2 基于RISC处理器构成的模型机的设计与实现70 一、实验目的70 二、实验原理70 三、实验步骤及注意事项72 四、实验结果73 五、思考题答案74 4.3 流水微程序模型机设计实验75 一、实验目的75 二、实验原理75 三、实验步骤及注意事项77 四、实验结果80 五、思考题答案80 4.4 流水硬布线控制器设计实验81 一、实验目的81 二、实验原理81 三、实验步骤及注意事项83 四、实验结果84 五、思考题答案84 附录1 实验用芯片介绍85 附录2 联机软件操作说明92 附录3 模块布局图96 附录4

6、参考文献97 - 84 -第一部分 基本单元实验1.1算术逻辑运算实验一、实验目的1、掌握简单运算器的组成以及数据传送通路。2、验证运算功能发生器（74LS181）的组合功能。二、实验原理实验中所用的运算器数据通路如图1-1所示。其中运算器由两片74LS181以并/串形式构成8位字长的ALU。运算器的两个数据输入端分别由两个锁存器（74LS273）锁存，锁存器的输入连至数据总线，数据输入开关用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。运算器的输出经过一个三态门（74LS245）和数据总线相连。数据显示灯已和数据总线相连，用来显示数据总线内容。图1-l 运算器数据通路

7、图图1-2中已将实验需要连接的控制信号用箭头标明（其他实验相同，不再说明）。其中除T4为脉冲信号，其它均为电平控制信号。实验电路中的控制时序信号均已内部连至相应时序信号引出端，进行实验时，还需将S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU_G、SW_G各电平控制信号与开关单元中的二进制数据开关进行跳线连接,其中ALU_G、SW_G为低电平有效，LDDR1、LDDR2为高电平有效。按动微动开关START，即可获得实验所需的单脉冲。三、实验步骤及注意事项l、按图1-2连接实验线路，仔细检查无误后，接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可

8、用彩排线的颜色来进行区分）图1-2 算术逻辑运算实验接线图2、 用输入单元的二进制数据开关向寄存器DR1和DR2置数，数据开关的内容可以用与开关对应的指示灯来观察，灯亮表示开关量为“1”，灯灭表示开关量为“0”。以向DR1中置入11000001（C1H）和向DR2中置入01000011（43H）为例，具体操作步骤如下：首先使各个控制电平的初始状态为：CLR=1，LDDR1=0，LDDR2=0，ALU_G=1，SW_G=1，S3 S2 S1 S0 M CN=111111，并将控制台单元的开关SP05打在“NORM”状态，SP03打在“step”状态然后按下图所示步骤进行。上面方括号中的控制电平变

9、化要按照从上到下的顺序来进行，其中T4的正脉冲是通过按动一次控制台单元的触动开关START来产生的。 置数完成以后，检验DR1和DR2中存的数是否正确，具体操作为：关闭数据输入三态门（SW_G=1），打开ALU输出三态门（ALU_G=0），使ALU单元的输出结果进入总线。当设置S3、S2、S1、S0、M、CN的状态为111111时，数据单元的指示灯显示DR1中的数；而设置成101011时，数据单元的指示灯显示DR2中的数，然后将指示灯的显示值与输入的数据进行对比。3、 验证74LS181的算术运算和逻辑运算功能（采用正逻辑）74LS181的功能见表1-1，可以通过改变S3 S2 S1 S0 M

10、 CN的组合来实现不同的功能，表中“A”和“B”分别表示参与运算的两个数，“+”表示逻辑或，“加”表示算术求和。表1-1 74LS181功能表S3S2S1S0M=0（算术运算）M=1（逻辑运算）CN=1无进位CN=0有进位0000F=F=A加1F=0001F=F=（）加1F=0010F=F=（）加1F=0011F=0减1F=0F=0100F=加F=加加1F=0101F=（）加F=（）加加1F=0110F=减减1F=减F=0111F=减1F=F=1000F=加F=加加1F=1001F=加F=加加1F=1010F=（）加F=（）加加1F=1011F=减1F=F=1100F=加F=加加1F=1110

11、1F=（）加F=（）加加1F=1110F=（）加F=（）加加1F=1111F=减1F=F=通过前面的操作，我们已经向寄存器DR1写入C1H，DR2写入43H，即A=C1H，B=43H。然后改变运算器的控制电平S3 S2 S1 S0 M CN的组合，观察运算器的输出，填入表1-2中，并和理论值进行比较、验证74LS181的功能。表l-2 运算器功能实验表DR1DR2S3S2S1S0M=0（算术运算）M=1（逻辑运算）CN=1无进位CN=0有进位C1430000F=F=F=C1430001F=F=F=C1430010F=F=F=C1430011F=F=F=C1430100F=F=F=C143010

12、1F=F=F=C1430110F=F=F=C1430111F=F=F=C1431000F=F=F=C1431001F=F=F=C1431010F=F=F=C1431011F=F=F=C1431100F=F=F=C1431101F=F=F=C1431110F=F=F=C1431111F=F=F=注：连线时应注意 表示两个引脚是导通的，指同一个信号； 表示两个引脚没有导通，指两个不同的信号(以后均不再说明) 。四、实验结果1、根据实验步骤1和2，置数后 DATA BUS单元的指示灯显示DR1中的数为0C1H,显示DR2中的数为43H。2、运算器功能实验表：DR1DR2S3S2S1S0M=0（算术运

13、算）M=1（逻辑运算）CN=1无进位CN=0有进位C1430000F=C1F=C2F=3EC1430001F=C3F=C4F=3CC1430010F=FDF=FEF=02C1430011F=FFF=0F=0C1430100F=41F=42F=BEC1430101F=43F=44F=BCC1430110F=70F=7EF=82C1430111F=7FF=80F=80C1431000F=02F=03F=7FC1431001F=04F=05F=7DC1431010F=3EF=3FF=43C1431011F=40F=41F=41C1431100F=82F=83F=FFC1431101F=84F=85F

14、=FDC1431110F=BEF=BFF=C3C1431111F=C0F=C1F=C1五、思考题答案1、运算器的功能是什么？核心部分是什么？答：运算器的主要功能是完成算术及逻辑运算，它由ALU和若干寄存器组成。ALU负责执行各种数据运算操作；寄存器用于暂时存放参与运算的数据以及保存运算状态。运算器的核心部分是算术逻辑运算单元。六、提问及解答1、逻辑运算指的是哪几种运算？总结各种逻辑运算的运算规律。答：有逻辑乘、逻辑非、逻辑加、逻辑与几种运算，它们的运算都是按位进行的。1.2进位控制实验一、实验目的验证带进位控制的算术运算功能发生器的功能。二、实验原理图l-3 进位控制实验原理图进位控制运算器的

15、实验原理如图1-3所示，在实验1、1的基础上增加进位控制部分，其中181的进位进入一个锁存器，其写入是由T4和AR信号控制，T4是脉冲信号，实验时将T4连至信号单元的TS4上。AR是电平控制信号（低电平有效），可用于实现带进位控制实验，而T4脉冲是将本次运算的进位结果锁存到进位锁存器中。三、实验步骤及注意事项1、按图1-4连接实验线路，仔细检查无误后，接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）图1-4 进位控制实验接线图2、进位标志清零。具体操作方法如下：实验板中开关单元中的CLR开关为标志位CY、ZI的清零开关，它为0时（开关

16、向上为1，向下为0）是清零状态，所以将此开关做l01操作，即可使标志位CY、ZI清零（清零后CY、ZI指示灯亮）。3、用输入单元的二进制数据开关向DR1存入11000001，向DR2存入01000011。具体操作步骤如下：首先使各个控制电平的初始状态为：CLR=1，LDDR1=0，LDDR2=0，ALU_G=1，AR=1，SW_G=1，S3 S2 S1 S0 M CN=111111，并将控制台单元的开关SP05打在“NORM”状态， SP06打在“RUN”状态，SP03打在“STEP”状态，SP04打在“RUN”状态。然后按下图所示步骤进行。 上面方括号中的控制电平变化要按照从上到下的顺序来进

17、行，其中T4的正脉冲是通过按动一次控制台单元的触动开关START来产生的。4、验证带进位运算及进位锁存功能。进行带进位算术运算：前面的操作已经向DR1、DR2置数，然后关闭数据输入三态门（SW_G=1）并使LDDR2=0，打开ALU输出三态门（ALU_G=0），使ALU单元的输出结果进入总线，当S3 S2 S1 S0 M CN的状态为100101时，数据总线指示灯显示的数据为DR1加DR2加当前进位标志得到的结果。这个结果是否产生进位，则要使AR=0，然后按动触动开关START，若进位标志灯CY仍然亮，表示无进位；若进位标志灯CY灭，表示有进位。四、实验结果在本例中DR1为11000001，D

18、R2为01000011，结果为00000100，CY灭，有进位。五、思考题答案1、74LS181能提高运算速度的原因是什么？答：74LS181能提高运算速度的原因是它内部具有并行进位逻辑。2、在定点二进制运算器中，减法运算一般通过什么方式实现？答：在定点二进制运算器中，减法运算一般通过补码运算的二进制加法器来实现。六、提问及解答1、为什么采用并行进位能提高加法器的运算速度？答：串行进位加法器中某位和数的形成，依赖于低位进位信号的产生，而进位信息是从低位元到高位逐位元产生的，高位求和处于等待进位信号产生的状态，这种等待耗去了一定时间。并行进位中，各位的进位信号与低位进位信号无关，仅与两个参加操作

19、的数有关，由于每位的操作数是同时给出的，各进位信号几乎可以同时产生，和数也将随之产生，所以采用并行进位可以提高加法器的运算速度。1.3移位运算实验一、实验目的验证移位控制的功能二、实验原理移位运算实验中使用了一片74LS299作为移位发生器，其八位输入/输出端以排针方式和总线单元连接。299_G信号控制其使能端，T4时序为其时钟脉冲，由S1 S0 M控制信号控制其功能状态，列表如下：表1-3 74LS299功能表299_GS1S0M功能000任意保持0100循环右移0101带进位循环右移0010循环左移0011带进位循环左移任意11任意装数图1-5 移位运算电路原理图三、实验步骤及注意事项1、

20、按图1-6连接实验线路，仔细检查无误后接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）图1-6 移位运算实验接线图2、按照如下步骤用输入单元的二进制数据开关把数据写入74LS299：首先使各个控制电平的初始状态为：299_G=1，SW_G=1，S1 S0 M =111，CLR= l01，并将控制台单元的开关SP05打在“NORM”状态，SP06打在“RUN”状态,SP03打在“STEP”状态，SP04打在“RUN”状态。然后按下图所示步骤进行。 上面方括号中的控制电平变化要按照从上到下的顺序来进行，其中T4的正脉冲是通过按动一次控制台

21、单元的触动开关START来产生的。3、参照前面的表格1-3，改变S0 S1 M 299_G的状态，按动触动开关START，观察移位结果。四、实验结果参照前面的表格1-3，改变S0 S1 M 299_G的状态，按动触动开关START，观察移位元结果。表1-3 74LS299菜单299_GS1S0M功能000任意保持0100循环右移0101带进位循环右移0010循环左移0011带进位循环左移任意11任意装数五、思考题答案1、本实验用的移位发生器是什么？其菜单是什么？答：本实验用到的移位发生器是74LS299,其菜单见表13。1.4乘法器设计实验一、实验目的1、本实验的内容：通过MAX+plusII

22、软件下载程序到实验箱，观察乘法器输出并与理论值比较。2、学生通过本实验熟悉CPLD的应用，掌握4位数组乘法器的设计原理。3、学生应该按实验指导书的要求按时完成实验报告。二、实验原理硬件乘法器常规的设计通常使用“串行移位”和“并行加法”相结合的方法，这种方法的优点是所需的硬件资源少，但是串行方法速度太慢，不能满足科学技术对高速乘法提出的要求。由于在计算机中乘法运算大约占全部算术运算的1/3，因此采用高速乘法部件十分必要。随着大规模集成电路的发展，高速的单元阵列乘法器应运而生，出现了各种形式的阵列乘法器，提供了极快的计算速度。使用CPLD器件来设计4位阵列乘法器。4位乘4位不带符合的阵列乘法器的逻

23、辑原理如下图1-7。a3a2a1a0b3b2b1b0a3b0a2b0a1b0a0b0a3b1a2b1a1b1a0b1a3b2a2b2a1b2a0b2a3b3 a2b3a1b3a0b3 p7 p6 p5 p4 p3 p2 p1 p0图1-7 阵列乘法器逻辑图依据逻辑图用原理图输入法，把四乘四位不带符合的阵列乘法器设计到CPLD单元芯片MAX7128中。实验用输入单元的高4位作为b3-b0，低4位作为a3-a0,用输出单元的数码管来显示列阵乘法器的结果。三、实验步骤及注意事项1、请参照附录3提示安装学习MAX+PLUS软件。2、光盘中提供设计的阵列乘法器文件打开。接通电源，通过MAX+plus软件

24、，把对应chengfa文件中的mult.pof文件用下载电缆下载到实验箱中。3、按图1-8连接实验线路，仔细检查无误后接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）4、用输入单元的二进制数据开关把乘数03H与被乘数02H写入寄存器（在CPLD器件）中，然后把相乘的结果在输出单元显示。具体按照如下步骤，首先使各个控制电平的初始状态为：SW_G=1，CE=1, WE=1，299_G=1，CLR= l01，并将控制台单元的开关SP05打在“NORM”,开关SP03打在“STEP”，开关SP04打在“RUN”状态，然后按照下面框图所示步骤进

25、行操作。下面方括号中的控制电平变化要按照从上到下的顺序来进行。注意：按动一下控制台单元大鼠标开关“START”，即可在G_CK得到一个正脉冲“”。5、观察乘法器输出，并与理论值相比较。 图1-8 阵列乘法器接线图四、实验结果用输入单元的二进制数据开关把乘数03H与被乘数02H写入寄存器中，在输出单元显示相乘结果06H。五、思考题答案1、如果在乘法器的运算结果发生溢出，那么在输出单元会出现什么现象？答：如果在乘法器的运算结果发生溢出，会使得运算结果在移位元过程中发生丢失，将产生错误。1.5存储器实验一、实验目的1、掌握静态随机存储器RAM工作特性。2、掌握静态随机存储器RAM的数据读写方法。二、

26、实验内容运用静态随机存储器RAM进行单步读、写和连续写数据。三、实验仪器1、ZY15CompSys12BB计算机组成原理及系统结构教学实验箱 一台2、排线 若干四、实验原理实验所用的半导体双端口静态存储器电路原理如图1-9所示，实验中的双端口静态存储器的左端口和右端口,它们分别具有各自独立的地址线（A0A9）、数据线（I/O0I/O7）和控制线（R/W，CE，OE，BUSY）。它的结构参考附录1中的7130结构图。在实验系统的大多数实验中，该芯片仅使用了右端口的数据线、地址线、控制线，使用方法与通用的单端口静态存储器相同；在做与流水相关的实验中同时用到了它的左、右端口。本节实验中左、右端口数据

27、线接至数据总线，左、右端口地址由地址锁存器（74LS273）给出。地址灯LI01LI08与地址总线相连，显示地址内容。输入单元的数据开关经一个三态门（74LS245）连至数据总线，分别给出地址和数据。LI01LI08123AAL8AL9AR8AR9/OER/OELCE_LCE_RWE_RVCCR/WL/CELR/WR/CERD7D0D7D0DL7DL0DR7DR0AL7AL0AR7AR0CLRCLRCLKLDART3A7A074LS273(AR)D7D0IDT7130图1-9 存储器实验原理图（地址线，数据线记得接）地址总线为8位，接入IDT7130的地址AL7AL0与AR0AR7，将IDT7

28、130的高两位AR8AR9接地，所以其实际容量为256字节。IDT7130两个端口分别有三个独立的控制线，如右边有：CER（右端口片选线）、OER（右端口读线）、R/WR（右端口写线）。本实验中将左、右端口的读线OER常接地，在此情况下，当CER=0、R/WR=0时进行右端口写操作，CER=0、R/WR=1时进行右端口读操作，其写时间与T3脉冲宽度一致。原理图中右端口的地址线AR8AR9接地，其访问实际容量为256字节。同时由于左端口的写信号R/WL常接高电平，所以左端口的写功能被封锁了，故实验时输入数据从右端口写入，从左端口读出。实验时，将T3脉冲接至实验板上时序电路模块的TS3相应插针中，

29、其它电平控制信号由开关单元的二进制开关给出，其中SW_G为低电平有效，LDAR为高电平有效。五.实验步骤1. 形成时钟脉冲信号T3，具体接线方法和操作步骤如下：（1） 将信号单元中的TS3和T3用排线相连。（2） 将控制台单元中的两个二进制开关“SP03”设置为“STEP”状态、“SP04”设置为“RUN”状态（当“SP03”开关设置为“RUN”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3的输出为连续的方波信号。当“SP03”开关设置为“STEP”状态、“SP04”开关设置为“RUN”状态时，每按动一次触动开关START，则T3输出一个单脉冲，其脉冲宽度与

30、连续方式相同。）2. 按图1-10连接实验线路，仔细检查无误后接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）图1-10 存储器实验接线图3.从右端口给存储器的00、01、02、03、04地址单元中分别写入数据11、22、33、44、55，具体操作步骤如下：（以向00号单元写入11为例）首先使各个控制电平的初始状态为：SW_G=1，CE=1，WE=1，LDAR=0，CLR= l01，并将控制台单元的开关SP05打在“NORM”状态，然后按下面框图所示步骤进行操作来完成数据的写入。图中方括号中的控制电平变化要按照从上到下的顺序来进行，其

31、中T3的正脉冲是通过按动一次控制台单元的触动开关START来产生的，而WE_R的负脉冲则是通过让开关单元的WE开关做l01变化来产生的。4. 从左端口依次读出第00、01、02、03、04号单元中的内容，在数据总线单元的指示灯上进行显示，观察上述各单元中的内容是否与前面写入的一致。具体操作步骤如下：（以从00号单元读出11数据为例）其中地址寄存器AR的值在地址总线单元的指示灯上显示，双端口RAM相应单元的值从左端口读出，在数据单元的指示灯上显示。六、实验报告1、按实验内容进行单步读、写、连续写。着重写明各开关的状态，并按先后顺序写明操作步骤；2、将存储器的地址和其对应的数据列表记录。七、实验思

32、考题1、静态存储器是靠什么存储信息？动态存储器又是靠什么存储信息？2、静态存储器和动态存储器的优缺点？1.6总线控制实验一、实验目的1、理解总线的概念及其特性。2、掌握总线传输控制特性。二、实验原理总线是多个系统部件之间进行数据传送的公共通路，是构成计算机系统的骨架。借助总线连接，计算机在系统各部件之间实现传送地址、数据和控制信息的操作。因此，所谓总线就是指能为多个功能部件服务的一组公用信息线。地址总线数据总线输入单元地址寄存器寄存器输出单元存储器总线传输实验框图如图1-11所示，它将几种不同的设备挂至总线上，有存储器、输入设备、输出设备、寄存器。这些设备都需要有三态输出控制，按照传输要求恰当

33、有序的控制它们，就可实现总线信息传输。图1-11 总线示意图三、实验步骤及注意事项1、根据挂在总线上的几个基本部件，设计一个简单的流程：（1）输入设备将一个数写入地址寄存器。（2）输入设备将另一个数写入到存储器的当前地址单元中。（3）将存储器当前地址单元中的数用LED数码管显示。2、 按照图1-12实验接线图进行连线，仔细检查无误后，接通电源。（图中箭头表示需要接线的地方，接总线和控制信号时要注意高低位一一对应，可用彩排线的颜色来进行区分）T3TS3信号单元图1-12 总线控制实验接线图3、 具体操作步骤图示如下：首先使各个控制电平的初始状态为：SW_G=1，CE=1，WE=1，LDAR=0，

34、299_G（LED_G）=1，PC_G（WE）=1，CLR= l01，并将控制台单元的开关SP05打在“NORM”状态，然后按下图所示步骤进行。图中方括号中的控制电平变化要按照从上到下的顺序来进行，其中WE和PC_G（WE）的负脉冲则是通过让开关单元的WE和PC_G开关做101变化来产生的。 完成上述操作后，在输出单元的数码管上观察结果。四、思考题答案1、什么是总线？总线控制的方式有哪些？答：总线就是指能为多个功能部件服务的一组公用信息线。总线控制的方式有串行链接方式，计数器定时查询方式，独立请求方式。 2、画出单总线结构示意图。答： 单总线结构示意图地址总线数据总线输入单元地址寄存器寄存器输

35、出单元内存五、提问及解答1、判别总线使用权的优先级别有几种方法？各有什么特点？答：串行链接方式，特点：采用硬接线逻辑，将各部件扣链在总线响应在线，优先级固定，有较高的实时回应性。定时查询方式，特点：方便改变优先次序，通过增加线数换取的。独立请求方式，特点：响应时间快，不必一个设备一个设备地查询，优先次序控制灵活，既可以采用优先级固定法，也可以通过程序改变优先次序；还可通过屏蔽某个请求，以禁止相应的部件使用总线，通过增加线数换取的。1.7时序实验一、实验目的1、掌握时序产生器的组成原理和设计思想，提高对基本逻辑部件的分析和设计能力。2、观察、分析和测量实验箱的控制时序，提高实际动手能力。3、增加

36、对系统时序的理解，进一步深化理解计算机的工作原理。二、实验原理实验所用的时序电路原理如图1-13示，可产生4个相位等间隔的时序信号TS1TS4，其中CK为时钟信号，由实验台右上方的方波信号源提供，可产生频率可调的方波信号。实验者可自行选择方波信号的频率（通过调节电位器RW1）。为了便于控制程序的运行，时序电路发生器设置了一个启停控制触发器，使TS1一TS4信号输出可控。图中STEP（单步）、STOP（停机）分别是来自实验板信号源单元二进制开关SP03、SP04的状态。START信号来自实验板控制台单元的一个微动开关START的按键信号。当SP03、SP04开关状态都为RUN时，一旦按下启动键，

37、运行触发器一直处于“1”状态，即原理图中P17一直为“1”，因此时序信号TS1TS4将周而复始地发送出去。当SP03为1（STEP）时，一旦接下启动键，机器便处于单步运行状态。此时只发送一个微指令周期的时序信号就停机。图1-13 时序电路原理图三、实验步骤及注意事项1、首先按照图1-14进行接线用8芯鳄鱼夹线将输出信号引入示波器的输入通道。将SP03和SP04开关的状态均设为“RUN”状态，按动START触动开关，时序信号TS1TS4将周而复始地发送出去。2、联机并用联机软件的示波器功能来观察输出波形，这时用联机软件的示波器功能就可以观察到时序信号，将该信号与图115示波形对比（软件的具体使用

38、方法见附录2中的软件操作说明）。通过调节RW1可以使输出波形的频率在100Hz到300Hz之间变化。（注意：开关单元的拨位开关CLK置为高电平，若采样有失真时请把采样频率调高一些。）图1-14 时序实验接线图四、实验结果 联机软件的示波器观察到的输出波形：五、思考题答案1、在示波器上如何确定工作脉冲的先后关系？答：在示波器上通过确定参照点来确定工作脉冲的先后顺序。六、提问及解答1、计算机为什么要设置时序系统？答：计算机的操作都有一定的严格的次序，而且一个操作在什么时候执行，执行多长时间也有严格的规定，不能有任何的差错。不仅次序有规定，而且什么时候送操作数、什么时刻送加法指令、什么时刻送出结果也

39、有规定。因此，需要引入时序系统。1.8微程控器的组成与微程序设计实验一、实验目的1、掌握微程序控制器的组成原理。2、掌握微程序的编制、写入，观察微程序的运行。3、为整机实验打好基础。二、实验原理实验所用的时序电路原理可以参考时序实验。由于时序电路的内部线路已经连好（时序电路的CLR已接到实验板中下方的CLR清零开关上），所以只需将时序电路与方波信号源连接即可。1、 微程序控制电路微程序控制器的组成见图1-16其中控制存储器采用3片2816 E2PR0M，具有掉电保护功能。微命令寄存器18位，用两片8D触发器（74LS273）和一片4D（74LS175）触发器组成。微地址寄存器6位，用三片上升沿

40、触发的双D触发器（74LS74）组成，它们带有清“0”端和置“1”端。在不进行判别测试的情况下，T2时刻打入微地址寄存器的内容即为下一条微指令地址。当T4时刻进行判别测试时，转移逻辑满足条件后输出的负脉冲通过强置端将某一触发器设置为“1”状态，完成地址修改。在该实验电路中，在控制台单元有一个编程开关SP06，它具有三种状态：WRITE（编程）、READ（校验）、RUN（运行）。当处于“编程状态”时，实验者可根据微地址和微指令格式将微指令二进制代码写入到控制存储器2816中。当处于“校验状态”时，可以对写入控制存储器中的二进制代码进行验证，从而可以判断写入的二进制代码是否正确。当处于“运行状态”

41、时，只要给出微程序的入口微地址，则可根据微程序流程图自动执行微程序。图中微地址寄存器输出端增加了一组三态门74LS245，目的是隔离触发器的输出，增加抗干扰能力，并用来驱动微地址显示灯。2、 微指令格式微指令字长24位，其控制位顺序如下：表1-4 微指令结构图微程序242322212019181716151413121110987654321控制信号S3S2S1S0MCNRDM17M16ABPuA5uA4uA3uA2uA1uA0A字段B字段P字段151413控制信号121110控制信号987控制信号000000000001LDRI001RS_G001P1010LDDR1010RD_G010P2

42、011LDDR2011RI_G011P3100LDIR100299_G100P4101LOAD101ALU_G101AR110LDAR110PC_G110LDPCM17M16控制信号00Y001Y110Y211Y3图1-16 微控制器实验原理图三、实验步骤及注意事项1、 图1-17几条机器指令对应的参考微程序流程图，将全部微程序按微指令格式变成二进制代码，可得到表1-5的二进制代码表。表1-5 微程序时序控制实验二进制代码表微地址S3 S2 S1 S0 M CNRDM17M16 A B P uA5 uA4 uA3 uA2 uA1uA0 0 00000000110000001000100000

43、10000000111101101100000100 20000000011000000010010000 30000000011100000000001000 40000000010110000000001010 50000000110100010000001100 61001010110011010000000010 70000000011100000000011011 00000000000010000000000011 10000000111101101100000111 20000000111101101100001111 30000000111101101100011101 400

44、00000111101101100101101 50000001010000010000000011 60000000011100000000011111 70000000010100000000101012 00000000111101101100100102 10000000111101101100101002 20000000010100000000101112 30000000110000000000000012 40000000000100000000110002 50000011100001010000000012 60000000011010001100000012 700000

45、11100001010000100003 0000001101000101000010001其中uA5一uA0为6位的后续微地址，A、B、P为三个译码字段，分别由三个控制位译码出多位。P字段中的Pl一P4是四个测试字位。其功能是根据机器指令及相应微代码进行译码，使微程序转入相应的微地址入口，从而实现微程序的顺序、分支、循环运行。AR为算术运算是否影响进位及判零标志控制位，其为零有效。B字段中的RS_G、RD_G、RI_G分别为源寄存器选通信号、目的寄存器选通信号及变址寄存器选通信号，其功能是根据机器指令来进行三个工作寄存器R0、R1及R2的选通译码。2、 按图1-18接实验线路，仔细检查无误后

46、接通电源。（图中箭头表示需要接线的地方，接控制信号时要注意各信号一一对应，可用彩排线的颜色来进行区分） 图1-17 微程序流程图 图1-18 微控制器时序控制实验接线图3、 观察微程序控制器的工作原理：（1）编程A、 将控制台单元的编程开关SP06设置为WRITE（编程）状态。B、 将实验板上“信号源单元”中的“SP03”设置为“STEP”，“SP04”设置为“RUN”状态。开关单元的开关CLR置为高电平。C、 用开关单元的二进制模拟开关设置微地址UA5UA0。D、 在微控制器单元的开关SM24SM01上设置微代码，24位开关对应24位显示灯，开关量为“1”时灯亮，开关量为“0”时灯灭。E、 启动时序电路（按动控制台单元 的“START” 触动开关），即将微代码写入到E2PR0M 28C16的相应地址对应的单元中。F、 重复CE步骤，将表1-5的微代码写入28C16。（2）校验A、 将控制台单元的编程开关SP06设置为READ（校验）状态。B、 将实验板“信号源单元”中的“SP03”开关设置为“STEP”状态，“SP04”开关设置为“RUN”状态。C、 用开关单元的二进制