高吉祥数电第四版第3章

1、 第三章第三章 组合逻辑电路组合逻辑电路3.1 概述概述3.2 组合逻辑电路的基本分析和设计方法组合逻辑电路的基本分析和设计方法3.3 若干常用的组合逻辑电路若干常用的组合逻辑电路3.4 组合电路中的竞争冒险组合电路中的竞争冒险 3.1 3.1 概述概述3.1.1 3.1.1 组合逻辑电路的特点组合逻辑电路的特点图图3.1.13.1.1是组合逻辑电路的示意框图。是组合逻辑电路的示意框图。 图图3.1.1 3.1.1 组合逻辑电路示意框图组合逻辑电路示意框图由框图可知，输入与输出之间的逻辑关系由框图可知，输入与输出之间的逻辑关系可用一组逻辑函数表示：可用一组逻辑函数表示：111212( ,)(

2、,)( )nmmnyf a aayf a aaYF AKMMK即a.a.逻辑功能特点逻辑功能特点组合逻辑电路的特点组合逻辑电路的特点: : 任意时刻的输出任意时刻的输出仅仅仅仅取决于该时刻的输取决于该时刻的输入，而与电路原来的状态无关，即入，而与电路原来的状态无关，即无记忆功无记忆功能。能。时序逻辑电路的特点时序逻辑电路的特点: : 任意时刻的输出任意时刻的输出不仅不仅取决于该时刻的输入取决于该时刻的输入, ,而且与电路原状态也有关，即有而且与电路原状态也有关，即有记忆功能。记忆功能。b.b.电路结构特点电路结构特点 只由逻辑门组成，不包含记忆元件，输出只由逻辑门组成，不包含记忆元件，输出和输

3、入之间和输入之间无反馈无反馈。3.1.2 逻辑功能的描述逻辑功能的描述从理论上讲从理论上讲, ,逻辑图本身就是逻辑功能的逻辑图本身就是逻辑功能的一种表达方式一种表达方式. .然而在许多情况下然而在许多情况下, ,用逻辑图所用逻辑图所表示的逻辑功能不够直观表示的逻辑功能不够直观, ,往往还需要转换成往往还需要转换成函数表达式或逻辑真值表的形式函数表达式或逻辑真值表的形式, ,以使电路的以使电路的逻辑功能更加直观、明显。逻辑功能更加直观、明显。例例1 1：已知组合逻辑电路如下图：已知组合逻辑电路如下图11=1=1COCI分析：根据逻辑电路图写出逻辑函数表达式分析：根据逻辑电路图写出逻辑函数表达式

4、CICICOCO（ ） CI CIABAB由表达式填写真值表。如表由表达式填写真值表。如表1 1所示。所示。由逻辑表达式或真值表不难看出，此种情由逻辑表达式或真值表不难看出，此种情况与考虑进位情况下两个二进制相加时的情况况与考虑进位情况下两个二进制相加时的情况一样。一样。例例 故上述逻辑电路为故上述逻辑电路为一位全加器电路。一位全加器电路。 3.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法3.2.1 3.2.1 分析方法分析方法分析组合逻辑电路的一般是根据逻辑图求分析组合逻辑电路的一般是根据逻辑图求出它的逻辑函数表达式与真值表，注出该电路出它的逻辑函数表达式与真值表，注

5、出该电路的逻辑功能。的逻辑功能。分析的目的，有时在于求出逻辑功能，有分析的目的，有时在于求出逻辑功能，有时在于证明给定的逻辑功能是否正确。时在于证明给定的逻辑功能是否正确。分析步骤：分析步骤： ( (卡诺图卡诺图) )逻辑表达式逻辑表达式逻辑图逻辑图真值表真值表功能功能（1 1） 分别用符号标注各级门的分别用符号标注各级门的输出端输出端；（2 2） 从输入端到输出端逐级写出逻辑表达从输入端到输出端逐级写出逻辑表达式，最后列出输出函数表达式，并用式，最后列出输出函数表达式，并用卡诺图化简卡诺图化简函数表达式；函数表达式；（3 3） 列出列出真值表真值表；（4 4） 分析出电路的分析出电路的逻辑功

6、能逻辑功能。例例2 2：如图所示，试分析其逻辑功能。：如图所示，试分析其逻辑功能。图图3.2.1 例例2逻辑电路图逻辑电路图分析：分析：（1 1） 用用T T1 1、T T2 2、T T3 3表示中间变量；表示中间变量；（2 2） 由输入端逐级写出逻辑函数。由输入端逐级写出逻辑函数。 T T1 1A A B B C C T T2 2A+B+CA+B+C F F2 2AB+AC+BCAB+AC+BC T T3 3T T2 2 (A+B+C)(A+B+C) F F1 1T T1 1+T+T3 3 ABC+(A+B+C)ABC+(A+B+C) ABC+(A+B+C)ABC+(A+B+C) 2FBCA

7、CABBCACAB2F(3) 列出真值表列出真值表表表3.2.1 【例【例2】真值表】真值表(4) 列出卡诺图列出卡诺图(5) (5) 化简逻辑函数表达式化简逻辑函数表达式, ,从卡诺图可得从卡诺图可得: : (6) (6) 确定逻辑功能确定逻辑功能从真值表和逻辑函数表达式可以看出，从真值表和逻辑函数表达式可以看出，F1F1实现的是三个变量的异或功能。实现的是三个变量的异或功能。F2F2实现的是两实现的是两个或两个以上个或两个以上“1”1”的输出功能。的输出功能。 另外，例另外，例2 2与例与例1 1进行对比，可以发现，它进行对比，可以发现，它们的逻辑图虽然不一样，但它们的功能是一样们的逻辑图

8、虽然不一样，但它们的功能是一样 的。故此例也可以构成的。故此例也可以构成全加法器全加法器。BCACABFC)B(AC) A(B CBACBACBAABCF213.2.2 3.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法组合逻辑电路的设计是从提出问题开始，组合逻辑电路的设计是从提出问题开始，到一个符合要求的逻辑电路结束。到一个符合要求的逻辑电路结束。1. 1. 设计步骤设计步骤（1 1） 逻辑抽象：分析设计题目要求，确逻辑抽象：分析设计题目要求，确定输入变量和输出函数的数目，明确输出函数定输入变量和输出函数的数目，明确输出函数与输入变量之间的逻辑关系；与输入变量之间的逻辑关系；（2 2）

9、 列出真值表；列出真值表；（3 3） 根据真值表写出函数表达式，利用根据真值表写出函数表达式，利用公式或卡诺图化简输出函数表达式；公式或卡诺图化简输出函数表达式；（4 4） 根据最简输出函数表达式画出逻辑图。根据最简输出函数表达式画出逻辑图。2. 2. 设计举例设计举例 例例3 3：试设计将十进制的：试设计将十进制的4 4位二进制数码位二进制数码84218421转换成典型格雷码。转换成典型格雷码。解：（解：（1 1）分析题意，列出真值表）分析题意，列出真值表本题是给定了位二进制，可直接作为输本题是给定了位二进制，可直接作为输入变量，用入变量，用3 3、B2B2、B1B1、B0B0表示，输出表示

10、，输出4 4位格雷位格雷码，用码，用G3G3、G2G2、G1G1、G0G0表示。它们的因果关系列表示。它们的因果关系列成如下真值表。成如下真值表。（2 2） 注意：十进制只有十个数符，而注意：十进制只有十个数符，而4 4位位84218421码有十六种组合状态。其中四位码有十六种组合状态。其中四位84218421码中码中1010101011111111属于禁用码。在填写卡诺图时可将它属于禁用码。在填写卡诺图时可将它 们作为任意项处理。其们作为任意项处理。其G0G0G3G3卡诺图如卡诺图如图图5 5所示。所示。(3) (3) 由由图图5 5 G G0 0G G3 3卡诺图得逻辑表达式卡诺图得逻辑表

11、达式: :这里需要指出的是这里需要指出的是, ,由由G2G2卡诺图还可以对卡诺图还可以对G2G2进一步简化进一步简化, ,即即在实际工程中在实际工程中, ,尽量使元器件数量最少。尽量使元器件数量最少。G0G0G1G1已采用异或逻辑门已采用异或逻辑门, ,不妨不妨G3G3也采用异或门电路也采用异或门电路. .33232321010BG , BBGBBG , BBG322BBG 图图5 G5 G0 0G G3 3卡诺图卡诺图(4) (4) 根据最简函数表达式画出逻辑图。如下图根据最简函数表达式画出逻辑图。如下图所示。所示。3.3 3.3 若干常用的组合逻辑电路若干常用的组合逻辑电路常见的组合逻辑电

12、路：常见的组合逻辑电路： 加法器、编码器、译码器；加法器、编码器、译码器； 数值比较器、数据选择器；数值比较器、数据选择器； 函数发生器、奇偶校验器函数发生器、奇偶校验器/ /发生器等。发生器等。3.3.1 3.3.1 全加法器全加法器两个二进制加法运算是两个二进制数之间两个二进制加法运算是两个二进制数之间的算术运算基础，因为相减、乘、除，目前在计的算术运算基础，因为相减、乘、除，目前在计算机中都是化作若干步加法运算进行的。算机中都是化作若干步加法运算进行的。两个四位二进制加法运算过程两个四位二进制加法运算过程: :ieie. .A A（11011101）2 2 ，B B（10111011）2

13、 2 ，求求F FA+BA+B1101+10111101+10111100011000问题问题: :如何用组合电路实现该计算如何用组合电路实现该计算? ? 先考虑一位的情形，然后扩展成四位，再扩先考虑一位的情形，然后扩展成四位，再扩展成十六位，乃至于三十二位展成十六位，乃至于三十二位 一、一位全加法器一、一位全加法器（1 1） 弄清题意，明确输入变量和输出变量的弄清题意，明确输入变量和输出变量的个数，它们之间的逻辑关系。个数，它们之间的逻辑关系。观察两个一位加法演算过程得知，观察两个一位加法演算过程得知，Ai+BiAi+Bi时时必须考虑（必须考虑（i-1i-1）位的进位数，）位的进位数，i-1

14、i-1位进位输出就位进位输出就是是i i位的进位输入位的进位输入，即，即CIiCIiCOi-1COi-1；同时必须考；同时必须考虑到虑到i i位的进位输出位的进位输出COiCOi，它实际上是，它实际上是i+1i+1位的进位的进位输入。位输入。最后再注意两数相加后的本位数值。最后再注意两数相加后的本位数值。令输入变量为：令输入变量为：Ai Ai 二进制数二进制数A A的第的第i i位数值位数值Bi Bi 二进制数二进制数B B的第的第i i位数值位数值CIiCIi 第第i i位的进位输入，即位的进位输入，即i-1i-1位的进位的进位输出，即位输出，即CIiCIiCOCOi-1i-1输出变量输出变

15、量 ：Fi Fi 第第i i位的和的数值位的和的数值COiCOi 第第i i位的进位输出，它等于位的进位输出，它等于i+1i+1位位的进位输入的进位输入（2 2） 列出真值表列出真值表由上述分析可知，两个一位二进制数相加由上述分析可知，两个一位二进制数相加实际上变为三个二进制数相加的问题实际上变为三个二进制数相加的问题即即 Ai+Bi+CIiAi+Bi+CIi。 两个一位二进制数相加真值表两个一位二进制数相加真值表输输 入入输输 出出COi-1AiBiCOiFi0000111100110011010101010001011101101001（4 4） 画出输出变量画出输出变量FiFi和和COi

16、COi的卡诺图。如的卡诺图。如下图所示。下图所示。（5 5） 写出逻辑表达式写出逻辑表达式iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiCIBA )B A(CI)BA(CI BACIBACIBACIBACIF)B(ACIBA CIACIBBACO （6） 画逻辑图。画逻辑图。二、四位全加法器二、四位全加法器1. 1. 四位串行全加器：只要将四个一位全加四位串行全加器：只要将四个一位全加器串联起来即可，如图器串联起来即可，如图8 8所示。所示。 图图8 8：四位串行全加器逻辑图：四位串行全加器逻辑图 优点：结构简单。优点：结构简单。缺点：运算速度慢。缺点：运算速度慢。 0F1

17、F2F3F0CI0CO1CI1CO2CI2CO3CI3CO3CO0CI0A0B1A1B2A2B3A3B2. 2. 四位超前进位全加器四位超前进位全加器提高速度：采用提高速度：采用“超前进位超前进位”技术。技术。 超前进位（又称并行进位）加法器和串行进超前进位（又称并行进位）加法器和串行进位加法器本质的位加法器本质的区别区别： 前者各位的进位前者各位的进位不是不是由前一级全加器的进位由前一级全加器的进位输出来提供的，输出来提供的，而是而是由专门的进位门来提供，由专门的进位门来提供，且且这个专门的进位门的输入均来自输入变量的这个专门的进位门的输入均来自输入变量的函数。现用递推法求出各位的输出函数和

18、进位函数。现用递推法求出各位的输出函数和进位输出函数。输出函数。(1) 输入变量输入变量：A（A3A2A1A0）为二进制加数）为二进制加数B（B3B2B1B0）为二进制被加数）为二进制被加数CI0为最低位进位值为最低位进位值输出变量输出变量：F（F3F2F1F0）CO3 最后一位进位输出最后一位进位输出即即 CO3F3F2F1F0 二进制和项二进制和项（2） 写出各级函数表达式和进位输出函数表达写出各级函数表达式和进位输出函数表达式：式：如图如图7所示：设中间变量所示：设中间变量Xi、Yi、Pi、Gi则则iiiiii1-iiiiiiBAGBAPCOCIYBAX当当i=0时，则时，则iiiiii

19、iiiiiiiCIPG )BA(CIBACOYBAF），（其中00000000000000BAG BAPCIPGCOCIBAF当当i=1时时,则则）BAP ， BAG （其中CIPPGPG )CIP(GPG COPGCIPGCO)CIP(GBA COBAF111111001011000110111111000110111当当i=2时时,则则），（其中2222220 012012122001011221222001011221222BAP BAG CIPPPGPPGPG )CIPPGPG(PG COPGCO)CIPPGPG(BA COBAF当当i=3时时,则则001230123123233001

20、20121223330012012122332333CIPPPPGPPPGPPGPG )CIPPPGPPGPG(PGCO)CIPPPGPPGP(GBA COBAF当当i=n时时,则通式则通式:00121 -nn0121 -nn1 -nnnn1 -nnnnCIPPP.PP GPP.PP.GPGCOCOBAF(3) 画出四位超前进位全加器的逻辑图画出四位超前进位全加器的逻辑图用实际使用时，与非门、或非门、与或非用实际使用时，与非门、或非门、与或非门比与门、或门、与或门更容易实现。故对上门比与门、或门、与或门更容易实现。故对上述公式稍作改动。述公式稍作改动。 iiiiiiiiiiiiiGP BA)B

21、A( )BA)(BA(BAX1 - iiiiiiiiiCOGP YXY)BA(Fi=0时：时：i=1时：时：000000000000000CIGP CIGGP)CIP(GCOCIGPF02101110111CIGGPGPCOCOGPFi=2时：时：i=3时：时： 001201212211222CIGGGPGGPGPCOCOGPF00123012312323332333CIGGGGPGGGPGGPGPCOCOGPFi=n时时:根据上述输出逻辑和进位逻辑函数画出逻根据上述输出逻辑和进位逻辑函数画出逻辑图如图辑图如图3.3.4所示。所示。001 - nn0121 - nn2- n1 - nn1 -

22、nnnn1 - nnnnCIG.GGPGG.GG.PGGPGPCOCOGPF 图图3.3.4 4 位位 超超 前前 进进 位位 全全 加加 法法 器器三、十六位全加法器三、十六位全加法器 1. 根据根据Fi和和COi的逆推公式构成的逆推公式构成16位全加器位全加器优点：速度快优点：速度快缺点：线路复杂缺点：线路复杂 2.将四个四位超前进位全加器串联构成十六将四个四位超前进位全加器串联构成十六位全加器。如图位全加器。如图3.3.5所示。所示。优点：结构简单优点：结构简单缺点：速度较慢缺点：速度较慢图图3.3.5 四个四个4位并行进位加器位并行进位加器串联构成十六位加法器串联构成十六位加法器 3.

23、 四位超前加法计数器和超前进位扩展器组四位超前加法计数器和超前进位扩展器组成成16位超前进位加法器位超前进位加法器四块四个并行进位加法器四块四个并行进位加法器-（串联）（串联）-16位位加法器。加法器。 每片进位输出采用超前进位，但片间进位每片进位输出采用超前进位，但片间进位仍为仍为逐片传递逐片传递。因此进位速度仍然较慢。因此进位速度仍然较慢。 解决问题：解决问题：把四位运算单元作一组把四位运算单元作一组。用类。用类拟超前进位拟超前进位CO3、CO7、CO11、CO15，从而，从而实现各片间的快速进位。实现各片间的快速进位。四、用加法器设计组合逻辑电路四、用加法器设计组合逻辑电路若要产生的逻辑

24、函数能化成输入变量与输入若要产生的逻辑函数能化成输入变量与输入变量或者输入变量在数值上相加的形式，用加法变量或者输入变量在数值上相加的形式，用加法器来实现这个组合逻辑电路往往非常简单。器来实现这个组合逻辑电路往往非常简单。例例4 4：设计一个代码转换电路，将：设计一个代码转换电路，将BCDBCD代码代码的的84218421码转成余码转成余3 3码。码。解：以解：以84218421码为输入，余码为输入，余3 3码为输出，即可码为输出，即可列出代码转换的真值表，如列出代码转换的真值表，如下表下表所示。所示。输入（输入（8421码）码）输出（余输出（余3码）码）A3A2A1A0Y3Y2Y1Y0000

25、00011000101000010010100110110010001110101100001101001011110101000101110011100输出、输入存在如下关系：输出、输入存在如下关系：正为余正为余3 3码的特征，因此其逻辑电路如下码的特征，因此其逻辑电路如下图所示。图所示。0011AAAA01230123yyyy3.3.2 3.3.2 编码器编码器编码编码：用二进制码表示给定信息符号。：用二进制码表示给定信息符号。编码器编码器：实现编码的电路称编码器。：实现编码的电路称编码器。信息符号信息符号, ,比如比如：十进制数符十进制数符0 0，1 1，2 2，9 9；字符；字符A A

26、，B B，Z Z，a a，b b，z z；运算符；运算符“+”+”，“-”-”，“=” =” 等。等。编码器：编码器：二进制二进制编码器，编码器，十进制十进制编码器及编码器及优先优先编码器等。下面举两个典型编码器来说明编码器等。下面举两个典型编码器来说明编码器的工作原理。编码器的工作原理。1. 普通编码器普通编码器2. 普通编码器：在普通编码器：在任何时刻任何时刻只允许输只允许输入一个编码信号，否则输出将发生混乱。例入一个编码信号，否则输出将发生混乱。例如计数器的按键输入信号就属于这一种。如计数器的按键输入信号就属于这一种。3. 以以3位二进制普通编码器为例分析普位二进制普通编码器为例分析普通

27、编码器的工作原理。如下图所示。通编码器的工作原理。如下图所示。 表表3.3.3 三位二进制编码的真值表三位二进制编码的真值表输入：输入：I0I7 8个高电平信号个高电平信号输出：输出：3位二进制代码位二进制代码y2y1y0其真值表如表其真值表如表3.3.3。根据真值表写出输出逻辑函数表达式：根据真值表写出输出逻辑函数表达式：753107632176542IIIIyIIIIyIIIIy根据逻辑表达式画出逻辑图，由三个或门根据逻辑表达式画出逻辑图，由三个或门组成。组成。 图图3.3.9 三位二进制编码器三位二进制编码器2y1y0y1117I6I5I4I3I2I1I2. 优先编码器优先编码器优先编码

28、电路中，允许同时输入两个以上优先编码电路中，允许同时输入两个以上的编码信号。不过在设计优先编码器时已经将的编码信号。不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进信号同时出现时，只对其中优先权最高的一个进行编码。行编码。这种现象在日常工作和生活中也存在这种现象在日常工作和生活中也存在 。例。例如：如： 职称：职称：校长校长 付校长付校长 部长部长 院长院长 系主任系主任 室主任室主任 课题组长课题组长 教员教员 权力码：权力码：7 6 5 4 3 2 1 0当某一个时刻，校长、院长、室主

29、任同时当某一个时刻，校长、院长、室主任同时下达命令，通知学生开会，但又不是属于同一个下达命令，通知学生开会，但又不是属于同一个内容，这时会发生矛盾。在这种情况下，应优先内容，这时会发生矛盾。在这种情况下，应优先考虑校长下的命令。依次类推。考虑校长下的命令。依次类推。在计算机系统中同样存在优先编码问题。在计算机系统中同样存在优先编码问题。优先编码器广泛应用于计算机的优先中断系统、优先编码器广泛应用于计算机的优先中断系统、键盘系统中，它有二进制和十进制两种，这里只键盘系统中，它有二进制和十进制两种，这里只介绍二进制优先编码器。介绍二进制优先编码器。 图图3.3.133.3.13是典型的是典型的二进

30、制编码器二进制编码器。该电路。该电路有有8 8条数据条数据输入线输入线07，数字最大的优先权最大，数字最大的优先权最大，权力最大者为权力最大者为7，权力最小者为，权力最小者为0。也就是说，。也就是说，当某时刻同时输入两个以上信号，其中有一个是当某时刻同时输入两个以上信号，其中有一个是7号线，那么应优先考虑号线，那么应优先考虑7号数据线编码。在号数据线编码。在7号号线已编码，或者暂时不需要编码的情况下剩线已编码，或者暂时不需要编码的情况下剩余优先权最大就应该轮到余优先权最大就应该轮到6号线，依次类推。号线，依次类推。 图图3.3.13 3.3.13 八位二进制优先编码器（八位二进制优先编码器（7

31、4LS14874LS148）规定输入信号为规定输入信号为“0”有效，即信号为有效，即信号为0者要者要参与编码。例如输入数据线参与编码。例如输入数据线6和和2输入为输入为0，其，其余为余为1，那么优先考虑数据，那么优先考虑数据6编码。编码。电路中有三条输出线电路中有三条输出线A0、A1、A2（其中（其中A2为最高位，为最高位，A0为最低位为最低位0。本题中所介绍的。本题中所介绍的编码器的输出是以反码形式出现，而不是以原码编码器的输出是以反码形式出现，而不是以原码形式进行编码。例如对应数据线形式进行编码。例如对应数据线7的编码号：的编码号：A2A1A0原码为原码为111，而反码却为，而反码却为00

32、0；数据数据6对应输出。对应输出。A2A1A0的原码为的原码为110，反码应为，反码应为001；根据上述分析，将输出函数与输入变量列根据上述分析，将输出函数与输入变量列成真值表。如下所示。成真值表。如下所示。电路还设有电路还设有“使能使能”输入输入当当 0 时时,允许编码；允许编码；当当 1 时时,禁止电路编码。禁止电路编码。电路还设有电路还设有“使能使能”输出输出E0和优先编码输和优先编码输出出Gs。只有当数据输入出现。只有当数据输入出现“0”时，时，E0为为1，Gs为为0。表明编码器对输入数据在进行优先编码。表明编码器对输入数据在进行优先编码。由上述功能表写出输出函数表达式：由上述功能表写

33、出输出函数表达式：1E1E1E6421E643E65E7E 7654321E 76543E765E7EA1111111106421E643E65E7EA 11110同理可得：同理可得：76543210EE EEEEG76543210EE4E5E6E7EA542E453E6E7EA110101s101111211111如下图所示。优先编码器可以扩展，现将如下图所示。优先编码器可以扩展，现将两片两片8输入优先编码器扩展成输入优先编码器扩展成16输入优先编码输入优先编码器。器。该编码器有如下三个重点：该编码器有如下三个重点：第一：在高低位片中，以高位片为优先第一：在高低位片中，以高位片为优先片，取高

34、位的片，取高位的Gs作为作为16位编码器的最高位编码位编码器的最高位编码输出输出A3，若高位片有，若高位片有0输入，必有高位片输入，必有高位片Gs=0此时，不管低位片是否有此时，不管低位片是否有0输入，输入，A3为为0；若高；若高位片无位片无“0”输入，即它的输入，即它的Gs=1，则，则A3=1。第二：取高低位相应的编码器输出作为三第二：取高低位相应的编码器输出作为三个附加个附加“与门与门”的输入，与门的输出即为的输入，与门的输出即为16位位编编码器低位编码器码器低位编码器A0A2输出。高位片的输出。高位片的“使能使能”输出输出E0和低位使能端和低位使能端 相连的。若高位无相连的。若高位无“0

35、”输入，则它的输入，则它的A0A2均为均为1，使三个与门开启。，使三个与门开启。E0为为0,使低位片处于正常工作使低位片处于正常工作.0E此时此时,16位编码器的低位编码输出位编码器的低位编码输出A0A2,即为低电位片的即为低电位片的A0A2输出输出;若高位片有若高位片有”0”输输入入,则它的则它的E0=1使低位片处于禁止状态使低位片处于禁止状态,低位片的低位片的A0A2均高均高1。使三与门开启，此时高位。使三与门开启，此时高位A0A2作为作为16位编码器的低三位输出。位编码器的低三位输出。第三：第三：16位编码器中有位编码器中有“0”输入，则高位输入，则高位片片或低位片或低位片Gs为为“0”

36、，16位编码器位编码器Gs也为也为0，表，表明，明，16位编码器在对输入信号进行编码。位编码器在对输入信号进行编码。3.3.3 3.3.3 数值比较器数值比较器数值比较器数值比较器: 能完成比较两个数字大小能完成比较两个数字大小,或或者是否相等的各种逻辑电路。者是否相等的各种逻辑电路。我们知道，要比较两个数值大小，一般按我们知道，要比较两个数值大小，一般按如下方法进行：如下方法进行： 0 A B A-B =0 A=B 0 A B = A FA =B = A B FA B)F(A=B)F(AB；2. 当当A=0，B=1时，时， =1，显然，显然A B3，则，则A B。如果。如果A3=B3，这就必

37、须，这就必须通过比较通过比较A2和和B2的大小了。依次类推能比出结的大小了。依次类推能比出结果。果。3.3.4 3.3.4 译码器译码器译码译码是编码的逆过程，即将二进制数码还是编码的逆过程，即将二进制数码还原成给定的信息符号（数符、字符、运算符或代原成给定的信息符号（数符、字符、运算符或代码等）。能完成译码功能的电路称译码器。根据码等）。能完成译码功能的电路称译码器。根据需要，输出信号可以是脉冲，也可以是高电平或需要，输出信号可以是脉冲，也可以是高电平或低电平。译码器的种类很多。但它们的工作原理低电平。译码器的种类很多。但它们的工作原理和分析方法大同小异。和分析方法大同小异。变量译码器、码制

38、变换译码器和显示译码变量译码器、码制变换译码器和显示译码器是三种最典型、使用十分广泛的译码电路。器是三种最典型、使用十分广泛的译码电路。一、一、 变量译码器变量译码器1. 逻辑抽象逻辑抽象变量译码器变量译码器又叫二进制译码器，它的输入又叫二进制译码器，它的输入是一组二进制代码，输出是一组与输入代码一一是一组二进制代码，输出是一组与输入代码一一对应的高、低电平信号。对应的高、低电平信号。以以3线线8线译码器为例说明变量译码器的线译码器为例说明变量译码器的工作原理。工作原理。设输入是设输入是3位二进制代码位二进制代码A2A1A0，输出是，输出是其状态译码其状态译码Y0Y7。其方框图如。其方框图如图

39、图3.3.21所示。所示。图图3.3.21 3线线8线译码器框图线译码器框图2.真值表真值表表表3.3.7是是3位二进制位二进制(3线线8线线)译码器的真译码器的真值表。值表。输输 入入输输 出出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000表表3.3.7 3.3.7 真值表真值表 3.逻辑表达式逻辑表达式由表由表3.3.7所示的真值表可直接得到逻辑表所示的真值表可直接得到逻辑表达式达式 Y0= Y1= Y2= Y3= Y

40、4= Y5= Y6= Y7=A2A1A0012AAA012AAA012AAA012AAA012AAA012AAA012AAA4.逻辑图逻辑图实现上述逻辑功能常见的有二极管组成的实现上述逻辑功能常见的有二极管组成的电路和三极管组成的电路。电路和三极管组成的电路。图图3.3.22所示为二极管与阵列组成的所示为二极管与阵列组成的3线线8线译码器。线译码器。图图3.3.23所示的是用与非门组成的所示的是用与非门组成的3线线8线译码器线译码器74LS138。 图图3.3.22 用二极管与阵列用二极管与阵列 组成的组成的3线线8线译码器线译码器图图3.3.23 用与非门组成的用与非门组成的 38线译码器线

41、译码器74LS138二、二、 码制变换译码器码制变换译码器二进制译码器二进制译码器是全译码的电路，它将每一是全译码的电路，它将每一种输入二进制代码状态都翻译出来了。如果把输种输入二进制代码状态都翻译出来了。如果把输入信号当做逻辑变量，输出变量当成逻辑函数，入信号当做逻辑变量，输出变量当成逻辑函数，那么每一个输出信号就是输入变量的一个最小那么每一个输出信号就是输入变量的一个最小项，所以二进制译码器，在其输出端提供了输入项，所以二进制译码器，在其输出端提供了输入变量的全部最小项。变量的全部最小项。二十进制译码器就是最常见的码制变换二十进制译码器就是最常见的码制变换译码器。它是将输入译码器。它是将输

42、入BCD码的码的10个代码译成个代码译成10个高低电平输出信号。仿照个高低电平输出信号。仿照4线线8线二进制译线二进制译码码器的译码的方法，不难写出二十进制译码器的器的译码的方法，不难写出二十进制译码器的逻辑函数。逻辑函数。 = = = = = = = = = =由上述逻辑函数不难构成二十进制译码由上述逻辑函数不难构成二十进制译码器，器，图图3.3.24所示的就是所示的就是74LS42逻辑图、外引逻辑图、外引线排列图、逻辑功能示意图和国标符号。类似的线排列图、逻辑功能示意图和国标符号。类似的0Y0123AAAA1Y0123AAAA2Y3Y0123AAAA0123AAAA5Y4Y0123AAAA

43、0123AAAA6Y7Y0123AAAA0123AAAA8Y9Y0123AAAA0123AAAA产品还有产品还有7442、MC14028B等。等。 图图3.3.24 4线线10线译码器线译码器三、三、 显示译码器显示译码器在数字系统中，经常需要将数字、文字、在数字系统中，经常需要将数字、文字、符号的二进制代码翻译成人们习惯的形式并直观符号的二进制代码翻译成人们习惯的形式并直观地显示出来，供人们读取或监视系统的工作情地显示出来，供人们读取或监视系统的工作情况。由于各种工作方式的显示器件对译码器的要况。由于各种工作方式的显示器件对译码器的要求区别很大，求区别很大，而而实际工作中又希望显示器和译码实

44、际工作中又希望显示器和译码器配合使用，甚至直接利用译码器驱动显示器。器配合使用，甚至直接利用译码器驱动显示器。因此，人们就把这种类型的译码器叫做因此，人们就把这种类型的译码器叫做显示译码显示译码器器。1. 半导体显示器半导体显示器ST(1) 简单显示原理简单显示原理 某些特殊的半导体器件，某些特殊的半导体器件，例如用磷砷化镓用磷砷化镓做成的做成的PN结，当外加正向电压时，可以将电能结，当外加正向电压时，可以将电能转换成光能，从而发出清晰悦目的光线。利用这转换成光能，从而发出清晰悦目的光线。利用这样的样的PN结，结，既可以封装成单个的发光二极管可以封装成单个的发光二极管(LED)，也可以封装成分

45、段式可以封装成分段式(或者点阵式或者点阵式)的显的显示器件，如图示器件，如图3.3.26所示。所示。(2) 驱动电路驱动电路 既可以用半导体三极管驱动，也可以用既可以用半导体三极管驱动，也可以用TTL与非门驱动。如图与非门驱动。如图3.3.27所示。所示。 图图3.3.26 图图3.3.27 半导体显示器半导体显示器 驱动电路驱动电路 (3) 基本特点基本特点 半导体显示器的特点是清晰悦目、工作电半导体显示器的特点是清晰悦目、工作电压低压低(1.53V)、 体积小、寿命长体积小、寿命长(1000h)、响应速度快响应速度快(1100ns)、颜色丰富、颜色丰富(有红、绿、有红、绿、黄等色黄等色)、

46、 可靠。可靠。2. 液晶显示器件液晶显示器件液晶显示器件液晶显示器件(LCD)是一种平板薄型显示是一种平板薄型显示器器件，其驱动电压很低、工作电流极小，与件，其驱动电压很低、工作电流极小，与CMOS电路组合起来可以组成微功耗系统，广泛地用于电路组合起来可以组成微功耗系统，广泛地用于电子钟表、电子计数器、各种仪器和仪表中。液电子钟表、电子计数器、各种仪器和仪表中。液晶是一种介于晶体和液体之间的有机化合物，常晶是一种介于晶体和液体之间的有机化合物，常温下温下既有液体的流动性和连续性，有液体的流动性和连续性，又有晶体的某有晶体的某些光学特性。液晶显示器件本身不发光，在黑暗些光学特性。液晶显示器件本身

47、不发光，在黑暗中不能显示数字，它依靠在外界电场作用下产生中不能显示数字，它依靠在外界电场作用下产生的光电效应，调制外界光线使液晶不同部位显视的光电效应，调制外界光线使液晶不同部位显视出反差，从而显示出字形。出反差，从而显示出字形。3. 显示译驱器显示译驱器(1)逻辑抽象逻辑抽象十进制十进制09十个字符可由七段组合而成，如十个字符可由七段组合而成，如图图3.3.28所示。所示。 图图3.3.28 十进制数字与七段字型十进制数字与七段字型(2) 列真值表列真值表假如采用共阳极数码管。假如采用共阳极数码管。 真值表见真值表见表表3.3.9。ABCDabcdefg显示显示000000000010000

48、110011111001000100102001100001103010010011004010101001005011001000006011100011117100000000008100100001009表表3.3.9显示译码器真值表显示译码器真值表(3) 画卡诺图画卡诺图根据表根据表3.3.9真值表，画出真值表，画出a、b、c、d、e、f、g各段的卡诺图。如各段的卡诺图。如图图3.3.31所示。所示。图图3.3.31卡诺图卡诺图(4) 写逻辑表达式写逻辑表达式根据图根据图3.3.31的卡诺图，写出的卡诺图，写出a、b、c、d、e、f、g各段的逻辑表达式。各段的逻辑表达式。 a = D+

49、B = b=B D+BC = c = = (3.3.38) d= D+B +BCD= e=D+ B = f=CD+ + = g= +BCD=CBADCDCBDCBACDDBCDCBDCBDCBCBADCBCDDCBDCBADCCBDDDCBDCBADCBADCBCDCBABCDCBA(5) 画逻辑图画逻辑图根据输出函数表达式根据输出函数表达式(3.3.38)画逻辑图。如画逻辑图。如图图3.3.32所示。所示。 图图3.3.32BCD七段译码七段译码 显示电路显示电路4. 集成显示译码器集成显示译码器ST由于显示器件的种类较多，应用又十分广由于显示器件的种类较多，应用又十分广泛，因而厂家生产用于

50、显示驱动的译码器也有各泛，因而厂家生产用于显示驱动的译码器也有各种不同的规格和品种。种不同的规格和品种。LS248等和等和OC输出、无输出、无上拉电阻、上拉电阻、1电平驱动的电平驱动的74249、74LS249、7449等。等。3.3.5 3.3.5 数据分配器数据分配器能够将能够将1个输入数据，根据需要传送到个输入数据，根据需要传送到m个个输出端的任何输出端的任何1个输出端的电路，叫做个输出端的电路，叫做数据分配数据分配器器，又称为多路分配器。其功能犹如一个多路开，又称为多路分配器。其功能犹如一个多路开关，将信号关，将信号D分配到指定的数据通道上。其原理分配到指定的数据通道上。其原理框图如图

51、框图如图3.3.34所示。所示。 图图3.3.34数据数据 分配器原理图框图分配器原理图框图一、一、 1路路4路数据分配器路数据分配器CX(1) 逻辑抽象逻辑抽象输入信号：输入信号：1路输入数据，用路输入数据，用D表示；表示；2个个输入选择控制信号，用输入选择控制信号，用A0、A1表示。输出信表示。输出信号：号：4个数据输出端，用个数据输出端，用Y0、Y1、Y2、Y3表示表示.(2) 列真值表列真值表1路路4路数据分配器真值表如路数据分配器真值表如表表3.3.10所所示。示。A1A0Y0Y1Y2Y300D000010D001000D011000D表表3.3.10 数据分配器真值表数据分配器真值

52、表(3) 写逻辑表达式写逻辑表达式由由表表3.3.10不难得出输出变量的逻辑表达不难得出输出变量的逻辑表达式。式。 Y0=D = Y1=D = Y2=D = Y3=DA1A0 =01AA0Y01AAD或者01AA01A1Y2Y3Y01AAD01ADA01ADA(4) 画逻辑图画逻辑图根据逻辑表达式，画出逻辑图，其逻辑图根据逻辑表达式，画出逻辑图，其逻辑图如下图所示。如下图所示。3.3.6 3.3.6 数据选择器数据选择器在多路数据传送过程中，能够根据需要将在多路数据传送过程中，能够根据需要将其中任意一路挑选出来的电路，叫做其中任意一路挑选出来的电路，叫做数据选择数据选择器器，也称为多路选择器或

53、多路开关。它的功能与，也称为多路选择器或多路开关。它的功能与数据分配器相反，它是多输入、单输出。数据分配器相反，它是多输入、单输出。一、一、 4选选1数据选择器数据选择器(1) 逻辑抽象逻辑抽象输入信号：输入信号：4路数据，用路数据，用D0、D1、D2、D3表示；两个选择控制信号，用表示；两个选择控制信号，用A0、A1表示。表示。输出信号：用输出信号：用Y表示，可为表示，可为4路输入数据中路输入数据中的任意一路，哪一路由选择控制信号决定。的任意一路，哪一路由选择控制信号决定。(2) 列真值表列真值表根据以上分析，可列出如下所示的根据以上分析，可列出如下所示的4选选1数数据选择器的真值表。据选择

54、器的真值表。输入输入输出输出DAAYD000D0D101D1D210D2D311D3(3) 写出逻辑函数表达式写出逻辑函数表达式由上面的真值表可以得到逻辑函数表达式由上面的真值表可以得到逻辑函数表达式013012011010AADAADAADAADY (4) 画逻辑图画逻辑图根据逻辑函数表达式画出逻辑图如图根据逻辑函数表达式画出逻辑图如图3.3.37所示。所示。 图图3.3.374选选1数据选数据选择器逻辑图择器逻辑图二、二、 8选选1数据选择器数据选择器由上分析可知，由上分析可知，8选选1数据选择器需要数据选择器需要3个地个地址译码输入端，址译码输入端，8个数据输入端。个数据输入端。7415

55、1是具是具有互补输出的数据选择器，有原码和反码两种有互补输出的数据选择器，有原码和反码两种输出形式，其逻辑图、逻辑符号如输出形式，其逻辑图、逻辑符号如图图3.3.39所所示。真值表如示。真值表如表表3.3.12所示。所示。图图3.3.39 8选选1数据选择器数据选择器74151 表表3.3.12 74151真值表真值表输入输入输出输出A2A1A0Y1010000D00001D00010D00011D00100D00101D00110D00111D0STY0D1D2D3D4D5D6D7D三、三、 16选选1数据选择器数据选择器下图所示为下图所示为74150逻辑图，它是一个逻辑图，它是一个16选选

56、1的数据选择器。的数据选择器。四、四、 利用使能端利用使能端ST扩展数据通道数扩展数据通道数下图是四片下图是四片8选选1数据选择器扩展为数据选择器扩展为32选选1数据选择器。数据选择器。 下图是由两片下图是由两片16选选1数据选择器扩展为数据选择器扩展为32选选1数据选择器的逻辑图。数据选择器的逻辑图。五、五、 用数据选择器设计组合逻辑电路用数据选择器设计组合逻辑电路CX由于数据选择器是由于数据选择器是“与或非与或非”或者或者“与非与非”门门为主体的组合逻辑电路，因此可用它实现逻辑为主体的组合逻辑电路，因此可用它实现逻辑运算。运算。 【例【例3.3.3】用】用74151实现逻辑函数：实现逻辑函

57、数：F(A，B，C)。解解:首先将逻辑函数化成标准与或式。首先将逻辑函数化成标准与或式。F(A,B,C)=AB+AC+BC =AB(C+ )+A(B+ )C+(A+ )BC = =CBAABCCABCBABCA ) 7 , 6 , 5 , 3(m3 根据上式，只要将逻辑变量根据上式，只要将逻辑变量A、B、C依次依次接在接在74151选择控制端选择控制端A2、A1、A0上，使能端上，使能端接地接地(0电平电平)，并将数据输入端，并将数据输入端D3、D5、D6、D7接高电平接高电平“1”，其余接，其余接“0”，就可以构成符合，就可以构成符合要要求的函数发生器。如图求的函数发生器。如图3.3.44所

58、示。所示。ST图图3.3.44 函数函数F(A,B,C)逻辑图逻辑图 需要指出的是，若输入变量数需要指出的是，若输入变量数m小于选择器小于选择器的地址端数的地址端数n，即，即(mn)时，只需将高位地址端时，只需将高位地址端及相应的数据输入端接地即可。及相应的数据输入端接地即可。若若mn时，有如下三种解决方法：时，有如下三种解决方法：(1) 重新选择器件，使重新选择器件，使m=n；(2) 扩展法扩展法若输入变量数若输入变量数m大于现有选择器地址端数大于现有选择器地址端数n时，也可采用扩展法；时，也可采用扩展法；(3) 降维法降维法若输入变量数若输入变量数m大于现有选择器地址端数大于现有选择器地址

59、端数n时，还可以采用降维法。时，还可以采用降维法。 所谓所谓卡诺图的维数卡诺图的维数即指卡诺图的变量数。若即指卡诺图的变量数。若把某个或某些变量也作为卡诺图小方格内的值，把某个或某些变量也作为卡诺图小方格内的值，则会减小卡诺图的维数，这种卡诺图称则会减小卡诺图的维数，这种卡诺图称降维卡降维卡诺图诺图。作为降维图小方格的那些变量称为。作为降维图小方格的那些变量称为记图记图变量变量。3.4 3.4 组合电路中的竞争冒险组合电路中的竞争冒险日常工作、学习和生活中，竞争冒险现象日常工作、学习和生活中，竞争冒险现象无处不有，无时不有。例如：两辆的士车为了争无处不有，无时不有。例如：两辆的士车为了争一个乘

60、客；运动场上，自行车赛抢跑道；商场上，一个乘客；运动场上，自行车赛抢跑道；商场上，同类商品为争夺市场互相压价等。其竞争之激烈，同类商品为争夺市场互相压价等。其竞争之激烈，冒险之大可想而知。冒险之大可想而知。 组合逻辑电路中同样存在组合逻辑电路中同样存在竞争冒险现象。竞争冒险现象。3.4.1 3.4.1 竞争冒险的概念及其产生原因竞争冒险的概念及其产生原因一、竞争冒险的概念一、竞争冒险的概念在组合逻辑电路中，当输入信号改变时，在组合逻辑电路中，当输入信号改变时，输出端可能出现虚假信号输出端可能出现虚假信号过渡干扰脉冲的现过渡干扰脉冲的现象，叫做象，叫做竞争冒险竞争冒险。若负载是对干扰脉冲信号。若