课题六二种特殊的TTL门电路及MOS门电路(2学时)

1、n电压传输特性电压传输特性 V VO O = = f(Vf(Vi i) )n输入输入/ /输出特性输出特性VOH输出高电平，输出高电平，VOL输出低电平，输出低电平，VOFF关门电平，关门电平，VON开门电平：开门电平：VT门坎电平，门坎电平，噪声容限：噪声容限：VNH ，VNL。 输入伏安特性输入伏安特性 ii = f（Vi）输入负载特性输入负载特性 Vi = f（Ri）开门电阻开门电阻 RON，关门电阻，关门电阻 ROFF输出特性输出特性 Vo = f（ io ）输出低电平，输出低电平， 输出高电平输出高电平输入短路电流输入短路电流IIS输入漏电流输入漏电流IIH灌电流灌电流 拉电流拉电流

2、扇出系数扇出系数课题课题6:6:二种特殊的二种特殊的TTLTTL门电路及门电路及MOSMOS门电路门电路CDABFFF21F&AB&CDF1F2&AB&CDF1F221 FFF+5VFR4R2R5T3T4 FT2R3T5 问题：问题：两个两个TTL门门输出输出端能端能否直否直接相接相连？连？+5VFR4R2R13kT2R5R3T3T4T1T5b1c1电路电路无无T3,T4VCC2RL 负载电阻负载电阻VCC11.正常使用时，输出端必须外正常使用时，输出端必须外接负载电阻接负载电阻RL。2. VCC1和和VCC2可以不等。可以不等。集电极悬空集电极悬空普通门电路普

3、通门电路集电极开路门电路集电极开路门电路FABC&符号符号&ABCFCBAF&VCCF1F2F3FF=F1F2F3RL输出级输出级 VCCRLT5T5T5 F直接将两个逻辑直接将两个逻辑门的输出连接起门的输出连接起来，实现与的逻来，实现与的逻辑功能。辑功能。（3 3） OCOC门的用途门的用途F=F1F2F3?任一导通任一导通F=0VCCRLF1F2F3F (1)F1，F2，F3有有低电平时低电平时全部截止全部截止F=1F=F1F2F3?所以：所以：F=F1F2F3VCCRLF1F2F3F (2)F1，F2，F3全全部高电平时部高电平时2)2)电平转移功能电平转移功能T

4、TL电平电平“1”3.6V“0”0.3V转移电平转移电平“1”10V“0” 0V&VCC2 =10VF1F RLVCC1=5V（4 4）上拉电阻）上拉电阻R RL L的确定的确定RL的取值范围根据其所带负载而定。的取值范围根据其所带负载而定。VOH(min)VCC-RLIRL( VIH(min) )如图所示电路，假设输出都为高电平时如图所示电路，假设输出都为高电平时如果如果RL取值太大，取值太大，则则RL上的分压太大，上的分压太大，可能使负载的输入可能使负载的输入被拉低到规定值以被拉低到规定值以下，引起逻辑错误。下，引起逻辑错误。这里必须限制这里必须限制RL的的最大值。最大值。A1B1

5、&AnBn&VCCnmIOHIOHIIHIIHIRLIOH：OC门的截止漏电流门的截止漏电流RLRLVCC- VOH(min)mIIH+nIOH假设有一个输出是低电平假设有一个输出是低电平IOLIISIRLVOL(max)VCC IRLRL( VIL(max) )IRL=IOL mIIS如果如果RL太小，太小，RL上的电压上的电压降不够，则会使输出的低降不够，则会使输出的低电平被抬高到规定值以上，电平被抬高到规定值以上，出现逻辑错误。出现逻辑错误。A1B1&AnBn&VCCnmIIS :输入为低电平时的电流，输入为低电平时的电流，也称短路电流也称短路电流此处没有

6、此处没有n，因为前级只要有一个门，因为前级只要有一个门输出为低，线与结果即为低。输出为低，线与结果即为低。RLVCC-VOL(max)IOL-mIIS 通常数字逻辑是二值的，即仅通常数字逻辑是二值的，即仅0，1值，值，其所对应电路的输出电平是高、低两种状态。其所对应电路的输出电平是高、低两种状态。在实际电路中，还有一种输出为高阻抗的状态在实际电路中，还有一种输出为高阻抗的状态(既非高电平又非低电平的状态既非高电平又非低电平的状态) ，被称之为第，被称之为第三状态。于是数字电路的输出就有：三状态。于是数字电路的输出就有：0、1和和Z（高阻）的三种状态。具有这种功能输出的电（高阻）的三种状态。具有

7、这种功能输出的电路称三态逻辑电路或称路称三态逻辑电路或称三态门电路三态门电路。+5VFR4R2R1T2R5R3T3T4T1T5AB DE E称为控制端、使能端称为控制端、使能端1截止截止ABF +5VFR4R2R1T2R5R3T3T4T1T5AB E 结论结论： E1时，电路具备自时，电路具备自身逻辑功能身逻辑功能E=1截止截止截止截止高阻态高阻态+5VFR4R2R1T2R5R3T3T4T1T5AB E 0.3导通导通结论结论： E0时，电路输出为时，电路输出为高阻状态。高阻状态。FZ（高阻）（高阻）1V1VE=0输输出出高高阻阻0E1EABF 功能表功能表低电平起作用低电平起作用高电平起作用

8、高电平起作用输输出出高高阻阻0E1EABF 功能表功能表&ABFE&ABFE 分时控制各个门的分时控制各个门的CS端，就可端，就可以让各个门的输出信号分别进入以让各个门的输出信号分别进入总线。总线。 同一时刻，只允许一个门进入同一时刻，只允许一个门进入总线。其他门必须保持为高阻状总线。其他门必须保持为高阻状态态1总线总线&A3B3CS3&A2B2CS2&A1B1CS1&A4B4 注意和注意和OC门门线与线与的区别！的区别！ 总线连接电路总线连接电路422BBAF 两个三态门组成的电路，两个三态门组成的电路，门门1为低电平使能为低电平使能门门2为高

9、电平使能为高电平使能实现数据的实现数据的双向传输双向传输E=0，门1导通，门2禁止，数据从ABE=1，门2导通，门1禁止，数据从BA知识复习：知识复习： MOS MOS管分类管分类PMOSPMOS管管: :结构简单结构简单, ,工作速度低工作速度低, ,负电源工作。负电源工作。NMOSNMOS管管: :工艺复杂，正电源工作。工艺复杂，正电源工作。CMOSCMOS管管: :PMOSPMOS管和管和NMOSNMOS管组成互补电路。管组成互补电路。工作区工作区TTL: 截止截止 放大放大 饱和饱和CMOS: 截止截止 饱和饱和 非饱和非饱和相当开关电路相当开关电路: 断开断开 接通接通符号及导通条件

10、符号及导通条件SDGVPPMOS管管VGSVTP 时导通时导通取取:VTP =2VVNDSGNMOS管管VGSVTN 时导通时导通取取:VTN =2V即即:|VGS | |VTP |= 2V 时导通时导通静态功耗小。（约静态功耗小。（约1010WW）允许电源电压范围宽。（允许电源电压范围宽。（3 3 18V18V）扇出系数大。（带同类负载扇出系数大。（带同类负载N N5050）抗噪容限大。（抗噪容限大。（V Vthth=1/2=1/2V VDDDD） CMOS CMOS电路电路的特点的特点最大提供最大提供电流电流1.5mA速度较低。（速度较低。（t tpdpd=40 =40 nSnS）CMOS

11、电路导通时阻抗较大（电路导通时阻抗较大（1K），由于分布），由于分布电容电容Co的存在，电平高低变化时充放电较慢，影的存在，电平高低变化时充放电较慢，影响其工作速度。响其工作速度。VDDVP2VP1VN2VN1ABF电路电路负载管并联负载管并联驱动管串联驱动管串联工作原理工作原理VDDVP2VP1VN2VN1ABFA=0,B=0:设设VDD10V，AB1时，时，VAVB10V AB0时，时，VAVB0 VVgsP1= VgsP2 = 10 VVgsN1= VgsN2 = 0 VVN1、VN2：截止：截止VP1、VP2：导通：导通F=1001工作原理工作原理VDDVP2VP1VN2VN1ABF设

12、设VDD10V，AB1时，时，VAVB10V AB0时，时，VAVB0 VA=0,B=0:VN1、VN2：截止：截止VP1、VP2：导通：导通F=1A=0,B=1:VN1、VP2：导通：导通VP1、VN2：截止：截止F=1011工作原理工作原理VDDVP2VP1VN2VN1ABF设设VDD10V，AB1时，时，VAVB10V AB0时，时，VAVB0 VA=0,B=0:VN1、VN2：截止：截止VP1、VP2：导通：导通F=1A=0,B=1:VN1、VP2：截止：截止VP1、VN2：导通：导通F=1101A=1,B=0:VP1、VN2：导通：导通VN1、VP2：截止：截止F=1工作原理工作原理

13、VDDVP2VP1VN2VN1ABF设设VDD10V，AB1时，时，VAVB10V AB0时，时，VAVB0 V110A=0,B=0:VN1、VN2：截止：截止VP1、VP2：导通：导通F=1A=0,B=1:VN1、VP2：截止：截止VP1、VN2：导通：导通F=1A=1,B=0:VP1、VN2：截止：截止VN1、VP2：导通：导通F=1A=1,B=1:VP1、VP2：截止：截止VN1、VN2：导通：导通F=0工作原理（续）工作原理（续）_ABF 逻辑关系逻辑关系:A B VP1 VP2 VN1 VN2 F 0 0 导通导通 导通导通 截止截止 截止截止 10 1 截止截止 导通导通 导通导通

14、 截止截止 1 0 导通导通 截止截止 截止截止 导通导通 11 1 截止截止 截止截止 导通导通 导通导通 0负载管负载管驱动管驱动管 由两个对称的由两个对称的MOS管组成。传管组成。传输模拟信号的模拟开关：输模拟信号的模拟开关：VOVI+5V-5VVPVNCCvIvOvIvOCCTG1. 1. 电路电路栅极（栅极（g）：控制端）：控制端源极（源极（S）：输入）：输入漏极（漏极（D）：输出）：输出符号：符号：ggSDTGCvI/vOvO/vICvI/vOvO/vISW由由CMOS反相器和反相器和 CMOS传输门组成传输门组成MOS管结构对称，漏极和管结构对称，漏极和源极可以互换源极可以互换,

15、CMOS具有双具有双向传输特性。向传输特性。功能：功能： C1时，传输门导通，时，传输门导通， 内阻内阻 R1K。 C0时，传输门截止，时，传输门截止， 内阻内阻 R109。1运用：双向传输模拟信号。运用：双向传输模拟信号。4000系列系列 :基本基本CMOS门电路门电路4000B / 4500 / 5000 系列系列 :改进改进CMOS门电路门电路74HC/74HCT系列系列 :高速高速CMOS门电路，引脚与门电路，引脚与TTL兼容兼容Bi-CMOS (74BCT)系列门电路系列门电路: 输入部分使用输入部分使用CMOS电路，输出部分使用电路，输出部分使用TTL电路，同时具有电路，同时具有C

16、MOS门电路的低功耗和门电路的低功耗和TTL电路的高速度，兼容电路的高速度，兼容TTL门电路，传输延门电路，传输延迟可以低到迟可以低到1ns以下。以下。CC4011 中国造MC4011 美,摩托罗拉CD4011 美,无线电公司HD4011 日,日立公司（4011：2输入端4与非门）焊接时人体及工具（电烙铁）要求接地。焊接时人体及工具（电烙铁）要求接地。采用绝缘栅工艺，易感应电荷，导致器件击穿，采用绝缘栅工艺，易感应电荷，导致器件击穿，不要触摸管脚，尤其不要摩擦。不要触摸管脚，尤其不要摩擦。防止干扰信号引入、稳定可靠；不改变电路的工作状态。防止干扰信号引入、稳定可靠；不改变电路的工作状态。TTL

17、门电路悬空相当于接高电平；门电路悬空相当于接高电平；CMOS门电路输入悬空会由于干扰破坏原来的逻辑状态。门电路输入悬空会由于干扰破坏原来的逻辑状态。常用方法：常用方法：与输入（与门、与非门、与或非门）：与输入（与门、与非门、与或非门）：接高电平（接高电平（VCC）并联并联悬空（悬空（TTL）或输入（或门、或非门）：或输入（或门、或非门）：原则：原则：接低电平（接低电平（GND）并联并联接口的原则：接口的原则：无论何种门电路互连，都需要满足电压和电流的接口条件。无论何种门电路互连，都需要满足电压和电流的接口条件。驱动门驱动门(前前) 负载门负载门(后后)电压接口电压接口电流接口电流接口VOH V

18、IH VOL nIIL 灌电流灌电流IOH nIIH 拉电流拉电流1. CMOS1. CMOS门电路与门电路与TTLTTL门电路的接口门电路的接口以上数据是在以上数据是在VCC=VDD=+5V时的值时的值 TTL门驱动门驱动CMOS门门TTL的输出高电平和的输出高电平和CMOS的输入高电平不匹配。的输入高电平不匹配。1）VDDVCC时，外加上拉电阻，把时，外加上拉电阻，把VOH(TTL)拉上来，达到拉上来，达到VIH(CMOS)的要求的要求外加上拉电阻后，外加上拉电阻后，TTL门在输出高门在输出高电平时电平时T4,T5都截止都截止VOH=VDD-R (IO+IIH)其中其中Io是是T5截止时的

19、漏电流截止时的漏电流IO,IIH都很小所以，都很小所以，R一般为一般为1k4.7k即可。此时即可。此时VOH被提被提升到接近升到接近VDD。VDDRIOVCCR4R5T3T4T5IIH 需要上拉到比较高的电压，普通需要上拉到比较高的电压，普通TTL门电路不能承受。门电路不能承受。如如VDD=15V, 则则VIH约约11V。这种情况可以使用。这种情况可以使用OC门加上拉电门加上拉电阻的方法实现。计算方法如前。阻的方法实现。计算方法如前。VCCT2T3VDD 还可以使用专门的接口电路如还可以使用专门的接口电路如CC40109:74HCT系列系列CMOS逻辑门电路逻辑门电路VIH=2V，可以直接驱动，可以直接驱动2）VDDVCC时时ROC门门CMOS门门3）加晶体管驱动）加晶体管驱动VDDVCCR4R5T3T4T5RCRbTT：采用：采用NPN管，管，100RC：5001.5K Rb ： 4.7K 10K CMOS门驱动门驱动TTL门门IOL(CMOS)3.2mA的的 CC4010， IOL16mA的的CC40107等。等。3) 使用分立元件自行搭制电流放大电路（电路同前）。使用分立元件自行搭制电流放大电路（电路同前）。4）74HCT/74HC系列系列CMOS门电路可以直接驱动门电路可以直接