模拟电子技术(高频)第4章 存储器

1、第四章第四章 存存 储储 器器4.1 4.1 现代高档微机系统的存储器现代高档微机系统的存储器体系结构体系结构 现代高档微机系统中，存储器技术的发展始终是以现代高档微机系统中，存储器技术的发展始终是以实现低成本、大容量和高速度为其追求目标，而用单实现低成本、大容量和高速度为其追求目标，而用单一工艺制造的半导体存储器往往难以同时满足这三方一工艺制造的半导体存储器往往难以同时满足这三方面的要求。为解决这一矛盾、提高存储器系统的性能，面的要求。为解决这一矛盾、提高存储器系统的性能，目前高档微机系统普遍采用以下结构来组织整个存储目前高档微机系统普遍采用以下结构来组织整个存储器系统：器系统： 分级存储器

2、结构分级存储器结构 虚拟存储器结构虚拟存储器结构4.1.1 4.1.1 分级存储器结构分级存储器结构分级存储器结构示意图分级存储器结构示意图CPUCPU内内部部寄寄存存器器高速缓冲存高速缓冲存储器储器( (Cache)Cache)内内存存储储器器外外存存储储器器容量增容量增速度、位价格减速度、位价格减高速缓存高速缓存的引入，把慢速的内的引入，把慢速的内存当高速内存来使用。存当高速内存来使用。4.1.2 4.1.2 虚拟存储器结构虚拟存储器结构 虚拟存储器技术虚拟存储器技术是在内存是在内存与外存之间引入相应的硬件与外存之间引入相应的硬件和软件，把大容量的外存当和软件，把大容量的外存当大容量的内存

3、来使用。大容量的内存来使用。4.2 4.2 半导体存储器的分类与选用原则半导体存储器的分类与选用原则5.2.1 5.2.1 半导体存储器的分类半导体存储器的分类5.2.2 5.2.2 存储器芯片的选用原则存储器芯片的选用原则4.2.1 4.2.1 半导体存储器的分类半导体存储器的分类 ROM的类型的类型 RAM的类型的类型 掩模掩模ROM PROM EPROM E2PROM Flash ROMFlash ROM SRAM 保持电源 DRAM 刷新 IRAM 自带刷新 NVRAM RAM+ROM半导体存储半导体存储器从器从功能和功能和应用应用角度主角度主要有两大类要有两大类: :Flash RO

4、M的特点的特点: :兼具有兼具有EEPROM、SRAM和和DRAM的优点：的优点： 速度高、密度大；非易失；速度高、密度大；非易失； 内含命令、状态寄存器，可在线编程；内含命令、状态寄存器，可在线编程； 可整片可整片/ /按扇区按扇区/ /按页面按页面/ /按字节擦写；按字节擦写； 有数据保护、保密能力。有数据保护、保密能力。Flash ROM的应用：的应用： 主板、显卡主板、显卡BIOSBIOS 移动存储器移动存储器 MP3MP3播放器播放器 数码相机、摄像机存储卡数码相机、摄像机存储卡 嵌入式、便携式系统电子盘嵌入式、便携式系统电子盘4.2.2 4.2.2 存储器芯片的选用原则存储器芯片的

5、选用原则1. ROM与与RAM的选用的选用2. ROM类型的选用类型的选用3. RAM类型的选用类型的选用4. 芯片型号的选用芯片型号的选用 掩模掩模ROMPROMEPROM E2PROMFlash ROMSRAM 高速缓存DRAM 内存条内存条4个层面个层面4.3 4.3 存储器芯片和存储条的接口特性存储器芯片和存储条的接口特性 了解存储芯片的接口特性了解存储芯片的接口特性, ,实质上就是要了解它有实质上就是要了解它有哪些与哪些与CPUCPU总线相关的信号线，以及这些信号线相总线相关的信号线，以及这些信号线相互间的定时关系；在此基础上互间的定时关系；在此基础上, ,进而弄清楚这些信号进而弄清

6、楚这些信号线与线与CPUCPU的三大总线应如何连接。的三大总线应如何连接。 4.3.1 4.3.1 各类存储芯片的接口共性各类存储芯片的接口共性1. 1.各类存储器芯片的通用引脚各类存储器芯片的通用引脚 从与从与CPUCPU接口的特性看，各类存储器芯片除电源线和地线外，一般接口的特性看，各类存储器芯片除电源线和地线外，一般都有以下四类外部引脚信号线：都有以下四类外部引脚信号线： 用于选择存储用于选择存储器存储单元器存储单元用于向存储器用于向存储器芯片写入或从芯片写入或从存储器芯片读存储器芯片读出数据出数据用于选择存用于选择存储器芯片储器芯片用于控制存储用于控制存储器芯片中数据器芯片中数据的读出

7、或写入的读出或写入 存储器芯片的通用引脚存储器芯片的通用引脚A A0 0A A1 1A An nD D0 0D D1 1D Dm m地址线地址线 OE OE WEWE数数据据线线读允许读允许片选片选写允许写允许CSCSROM ,PROM EPROM: 只有只有OE;FLASH , EEPROM : 输出允许输出允许OE，写允许，写允许WE ;SRAM : 输出允许输出允许OE，写允许，写允许WE;或仅有或仅有WE，0：写；：写；1读。读。2. 2. 与与CPUCPU的连接特性的连接特性不匹配不匹配4 4类接口类接口信号线信号线数据线数据线地址线地址线片选线片选线读/写控制线直连直连地址地址译码

8、器译码器DBDB 低位低位 高位高位ABAB匹配 直连等待产生电路等待产生电路CB相应线CPU关键：高低位关键：高低位ABAB如何划分如何划分根据译码方式的不同，可有三种常用片选控制方法：1、线选法 2、全译码法 3、局部译码法4.3.2 DRAM4.3.2 DRAM接口的特殊性接口的特殊性DRAMDRAM在原理和结构上与在原理和结构上与SRAMSRAM有很大不同：有很大不同：1. DRAM1. DRAM芯片的接口特殊性芯片的接口特殊性 DRAMDRAM是靠电荷存储器件是靠电荷存储器件( (或电容或电容) )存储信息，由存储信息，由于电容存在漏电现象，不停电也会导致信息丢失。于电容存在漏电现象

9、，不停电也会导致信息丢失。 DRAMDRAM芯片集成度高，存储容量大，为节省外部芯片集成度高，存储容量大，为节省外部引脚，其地址输入一般采用两路复用锁存方式。引脚，其地址输入一般采用两路复用锁存方式。 故与故与CPUCPU接口时表现出更多的特殊性：接口时表现出更多的特殊性：n 需定时动态刷新；需定时动态刷新；n 地址线要采用二路复用。地址线要采用二路复用。4.4 4.4 主存储器系统的构成原理主存储器系统的构成原理存储器结构的确定存储器结构的确定 单体？多体？单体？多体？存储器芯片的选配存储器芯片的选配存储器接口的设计存储器接口的设计 关键关键用存储器芯片构成存储器系统，用存储器芯片构成存储器

10、系统，三项任务：三项任务：4.4.1 4.4.1 存储器结构的确定存储器结构的确定 在微机系统中，为能支持多种数据宽度操在微机系统中，为能支持多种数据宽度操作，存储器一般都按字节编址，以字节为单位作，存储器一般都按字节编址，以字节为单位构成。所以：构成。所以： 对对8 8位微机，用单体结构位微机，用单体结构 对对1616位微机，用双体结构位微机，用双体结构 对对3232位微机，用位微机，用4 4体结构体结构 1. 1. 双体存储器结构示例（双体存储器结构示例（8028680286存储器）存储器）A0A23BHE80286D0D15地址地址锁存器锁存器A1A23A0BHE地址总线地址总线D0D7

11、D8D15数据总线数据总线偶数存储体偶数存储体奇数存储体奇数存储体2. 82. 8体存储器结构示例（体存储器结构示例（PentiumPentium存储器）存储器）Pentium A3A31D0D63地址地址锁存器锁存器存储体0存储体1存储体2存储体7数据收数据收/ /发驱动器发驱动器A3A31D0D7D16D23D56D63D8D15D0D63BE7BE2BE1BE04.4.2 4.4.2 存储器芯片的选配存储器芯片的选配位扩展位扩展字扩展字扩展字位扩展字位扩展 存储器芯片的选配包括芯片的选择和组配存储器芯片的选配包括芯片的选择和组配两方面。其中，存储器芯片的组配又包括：两方面。其中，存储器芯

12、片的组配又包括： 通过位扩展，满足（通过位扩展，满足（8 8位）字长要求。位）字长要求。地地址址总总线线A A0 0A A9 91 1K K1 1位位76543210 0D DD DD DD D7 7D D6 6D D5 5D DD DD DD D4 4D D3 3D D2 2D D1 1D D0 0D DD DA A0 0A A9 9CSCSWEWE数数据据总总线线 地址、片选、读地址、片选、读/ /写控制线并连写控制线并连 数据线分连数据线分连等效的等效的1 1K K8 8位位芯片芯片 位位 扩扩 展展 字字 扩扩 展展 字位扩展字位扩展 例如例如，用用1 1K K1 1位芯片组成位芯片组

13、成1 1KBKB存储器的位存储器的位扩展设计如下：扩展设计如下： 位位 扩扩 展展 字字 扩扩 展展 字位扩展字位扩展 通过字扩展，满足字数（地址单元数）要求。通过字扩展，满足字数（地址单元数）要求。 例如例如，用，用1 1K K8 8位的芯片（或芯片组）构成的位的芯片（或芯片组）构成的4 4KBKB存储器的字扩展设计如下：存储器的字扩展设计如下：CS Y0 Y1 Y2 Y3译码器译码器 WE D07810A09A10A114K8位芯片位芯片D07 WE A09 CS 1K8位位(3#)D07 WE A09 CS 1K8位位(2#)D07 WE A09 CS 1K8位位(1#)D07 WE A

14、09 CS 1K8位位(0#) 字扩展方法：字扩展方法： 地址线、数据线、读地址线、数据线、读/ /写等控制线并连写等控制线并连 片选线分连片选线分连 位位 扩扩 展展 字字 扩扩 展展 字位扩展字位扩展 当存储芯片的字长和存储单元数均不能当存储芯片的字长和存储单元数均不能满足存储器系统的要求时，就需要进行满足存储器系统的要求时，就需要进行字字位全扩展。位全扩展。包括两方面设计：包括两方面设计： 位扩展设计位扩展设计 字扩展设计字扩展设计【例例】 用四片用四片1K1K4b4b的的RAMRAM芯片芯片21142114，组成，组成2K2K8b8b的存储。的存储。 实际上就是要解决存储器同实际上就是

15、要解决存储器同CPUCPU三大总线的三大总线的正确连接与时序匹配问题。而正确连接与时序匹配问题。而重点又是在地址分重点又是在地址分配的基础上实现地址译码。配的基础上实现地址译码。1.1.存储器片选控制方法存储器片选控制方法2.2.存储器接口设计举例存储器接口设计举例4.4.3 4.4.3 存储器接口设计存储器接口设计 线选法线选法 局局 部部 译码法译码法 全全 局局 译码法译码法 低位地址线直接接片内地址，将余下的高位地低位地址线直接接片内地址，将余下的高位地址线分别作为芯片的片选信号。址线分别作为芯片的片选信号。1. 1.存储器存储器片选控制片选控制方法方法A A0 0A A1010 2

16、2KBKB(0)(0)1111A A0 0A A1010A A1111A A0 0A A1010 2 2KBKB(1)(1)A A0 0A A1010 2 2KBKB(3)(3)A A0 0A A1010 2 2KBKB(2)(2)A A1212A A1313A A1414CSCSCSCSCSCSCSCSA A1515 用于片选的地址线用于片选的地址线( (A A1414A A1111) )在每次寻址时在每次寻址时只只能有一位有效能有一位有效，不允许同时有多位有效，因此，不允许同时有多位有效，因此，存储空间的利用率低。存储空间的利用率低。译译码码器器A A0 0A A1010 2 2KBKB(

17、0)(0)1111A A0 0A A1010A A0 0A A1010 2 2KBKB(1)(1)A A0 0A A1010 2 2KBKB(7)(7)A A1111A A1515中任中任三根三根CSCSCSCSCSCS 部分高端地址线未参与译码，也存在地址重叠部分高端地址线未参与译码，也存在地址重叠和地址不连续问题，一般在线选法不够用，而又和地址不连续问题，一般在线选法不够用，而又不需要全部地址空间时使用，以简化译码电路。不需要全部地址空间时使用，以简化译码电路。 对余下高位地址总线中的一部分进行译码，译对余下高位地址总线中的一部分进行译码，译码输出作为各存储器芯片的片选控制信号。码输出作为

18、各存储器芯片的片选控制信号。 线选法线选法 局局 部部 译码法译码法 全全 局局 译码法译码法1. 1.存储器存储器片选控制片选控制方法方法 与前两种译码方法相比，存储空间利用率最高且译出的与前两种译码方法相比，存储空间利用率最高且译出的地址连续，不存在地址重叠问题，但译码电路最复杂。地址连续，不存在地址重叠问题，但译码电路最复杂。 对余下高位地址总线全部译码，译码输出作为各对余下高位地址总线全部译码，译码输出作为各存储器芯片的片选控制信号。存储器芯片的片选控制信号。 线选法线选法 局局 部部 译码法译码法 全全 局局 译码法译码法 无论是局部译码还是全译码，译码方案既可采用无论是局部译码还是

19、全译码，译码方案既可采用门电路门电路译码、译码、译码器芯片译码器芯片译码，还可采用译码，还可采用PROMPROM芯片芯片译码等。译码等。1. 1.存储器存储器片选控制片选控制方法方法译译码码器器A A0 0A A12 12 8 8KBKB(0)(0)1313A A0 0A A1212A A0 0A A1212 8 8KBKB(1)(1)A A0 0A A1212 8 8KBKB(3)(3)A A1313A A1515CSCSCSCSCSCSY Y0 0Y Y1 1Y Y3 3Y Y4 4Y Y7 72. 2.存储器接口设计举例存储器接口设计举例 例例4.2 4.2 试用试用27322732EP

20、ROMEPROM芯片为某芯片为某8 8位微机系统位微机系统( (地址总线宽度为地址总线宽度为2020位位) )构建一个构建一个3232KBKB的程序存储器，的程序存储器，要求存储器地址范围为要求存储器地址范围为F8000HF8000H至至FFFFFHFFFFFH。 分析：分析：27322732为为4 4K K8 8位的位的EPROMEPROM芯片。此例不必芯片。此例不必进行位扩展，但要进行字扩展进行位扩展，但要进行字扩展, ,即用即用8 8片片27322732芯片将芯片将存储器字数扩展到存储器字数扩展到3232K K个。个。 关键是在地址分配的基础上确定译码方案关键是在地址分配的基础上确定译码

21、方案解：（解：（1 1）根据要求列出存储器地址分配表）根据要求列出存储器地址分配表容量分配容量分配芯片芯片地址范围地址范围4 4KBKB2732-12732-1F8 000F8 000F8 FFF HF8 FFF H4 4KBKB2732-22732-2F9 000F9 000F9 FFF HF9 FFF H4 4KBKB2732-32732-3FA 000FA 000FA FFF HFA FFF H4 4KBKB2732-42732-4FB 000FB 000FB FFF HFB FFF H4 4KBKB2732-52732-5FC 000FC 000FC FFF HFC FFF H4 4K

22、BKB2732-62732-6FD 000FD 000FD FFF HFD FFF H4 4KBKB2732-72732-7FE 000FE 000FE FFF HFE FFF H4 4KBKB2732-82732-8FF 000FF 000FF FFF HFF FFF H外译码外译码( (选片选片) )译码译码允许允许译码译码输入输入内译码内译码( (选单元选单元) )A19 A18 A17 A16 A15 A19 A18 A17 A16 A15 A14 A13 A12A14 A13 A12ROM(1)ROM(1)ROM(2)ROM(2)ROM(3)ROM(3)ROM(4)ROM(4)000

23、000FFFFFFA11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0ROM(5)ROM(5)ROM(6)ROM(6)ROM(7)ROM(7)ROM(8)ROM(8)000000FFFFFF000000FFFFFF000000FFFFFF000000FFFFFF000000FFFFFF000000FFFFFF000000FFFFFF( (全全0 0到全到全1) 1)0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1

24、1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 （2 2）根据要求列出存储器地址分配表）根据要求列出存储器地址分配表(3) (3) 确定译码电路确定译码电路片选译码电路片选译码电路1A12A12A13A13A14A14A15A15A16A16A17A17A18A18A19A191K1K+5V+5VC CB BG G2A2AG G1 1A AY0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y7F8000F8000F8FFFHF8FFFHF9000F9000F9FFFHF9FFFHFA000FA000FAFFFHFAFFFHFB0

25、00FB000FBFFFHFBFFFHFC000FC000FCFFFHFCFFFHFD000FD000FDFFFHFDFFFHFE000FE000FEFFFHFEFFFHFF000FF000FFFFFHFFFFFH74LS138&G G2B2BIO/MIO/M(4) (4) 存储器电路存储器电路1A12A13A14A16A15WAITIO/MA17A18A191kY0Y1Y2Y3Y4Y5Y6Y7ABCG2AG2BG174LS138+5VA0A11273232K8bitD0D7CSCSOECSRDCSCSCSCSCS& 解：解：该例该例SRAMSRAM芯片字长不足芯片字长不足8 8位位, ,需用

26、需用2 2个芯片为一组个芯片为一组进行位扩展后，再进行字扩展。进行位扩展后，再进行字扩展。芯片组芯片组位分配位分配地址范围地址范围A19 A18 A17 A16A15A14A13 A12 A11 A00#0#、2#2# 1 0 0 1 0 0 0 0 0001 FFFH9000091FFFH1#1#、3#3# 1 0 0 1 0 0 10 0001 FFFH9200093FFFH 例例 试用试用8 8K K4 4位的位的SRAMSRAM芯片为某芯片为某80888088微机系统构成一微机系统构成一个个1616KBKB的的RAMRAM存储器，存储器，RAMRAM的起始地址为的起始地址为900009

27、0000H H。(1)(1)列出各芯片组的地址范围和存储器地址位分配列出各芯片组的地址范围和存储器地址位分配(2) (2) 用门电路译码来产生用门电路译码来产生2 2个芯片组的片选信号。字位扩展个芯片组的片选信号。字位扩展设计如下设计如下： 用用8K4位芯片构成的位芯片构成的16KB存储器存储器 A0A12 CS D0D3 WE8K4位位(1#) A0A12 CS D0D3 WE8K4位位(2#) A0A12 CS D0D3 WE8K4位位(0#)&WRD4D7413A0A12A19A18A17A16A15A14 A0A12 CS D0D3 WE 8K4位位(3#)D0D3411A13IO/M

28、芯片组芯片组位分配位分配地址范围地址范围A19 A18 A17 A16A15A14A13 A12 A11 A00#0#、2#2# 1 0 0 1 0 0 0 0 0001 FFFH9000091FFFH1#1#、3#3# 1 0 0 1 0 0 10 0001 FFFH9200093FFFH例例 试用试用1616K K8 8位的位的SRAMSRAM芯片为某芯片为某80868086微机系统设计一个微机系统设计一个256256KBKB的的RAMRAM存储器系统，存储器系统，RAMRAM的起始地址为的起始地址为0000000000H H 。 解：解：此例要采用双体结构。实现字位扩展。两个存储体中各存

29、储芯片此例要采用双体结构。实现字位扩展。两个存储体中各存储芯片的地址位分配如下表所示。的地址位分配如下表所示。偶数存储体偶数存储体 奇数存储体奇数存储体芯片芯片A19 A19 A15 A15A14 A14 A1 A1A0A0芯片芯片A19 A19 A15 A15A14 A14 A1 A1A0A00 00 00 0 0 0 0 0 0 00000 0000 3FFFH3FFFH0 00 00 00 0 0 0 0 0 0 00000 0000 3FFFH3FFFH1 11 10 00 0 0 0 1 0 0 10000 0000 3FFFH3FFFH0 01 10 00 0 0 0 1 0 0

30、10000 0000 3FFFH3FFFH1 12 20 00 0 0 1 0 0 1 00000 0000 3FFFH3FFFH0 02 20 0 0 0 0 1 0 0 1 00000 0000 3FFFH3FFFH1 13 30 00 0 0 1 1 0 1 10000 0000 3FFFH3FFFH0 03 30 00 0 0 1 1 0 1 10000 0000 3FFFH3FFFH1 14 40 00 0 1 0 0 1 0 00000 0000 3FFFH3FFFH0 04 40 00 0 1 0 0 1 0 00000 0000 3FFFH3FFFH1 15 50 00 0 1

31、 0 1 1 0 10000 0000 3FFFH3FFFH0 05 50 00 0 1 0 1 1 0 10000 0000 3FFFH3FFFH1 16 60 00 0 1 1 0 1 1 00000 0000 3FFFH3FFFH0 06 60 00 0 1 1 0 1 1 00000 0000 3FFFH3FFFH1 17 70 00 0 1 1 1 1 1 10000 0000 3FFFH3FFFH0 07 70 00 0 1 1 1 1 1 10000 0000 3FFFH3FFFH1 1奇数存储体奇数存储体CSD0D7D8D15A1A14A18A19A15A16A17M/ IOB

32、HE BLE（A0）A0A13A0A1316K816K8偶数存储体偶数存储体128K8128K8RD8814D0D7D0D7CSCSCSCSCSCSCSWEOEWEOECSWRG2AG2BG2AG2BY0Y7Y0Y71ABCG1ABCG1用用1616K K8 8位的位的SRAMSRAM芯片实现的芯片实现的80868086存储器存储器74LS138译码方案选择：译码方案选择： 独立的地址译码独立的地址译码 统一的地址译码统一的地址译码 各存储体使用相同的读各存储体使用相同的读/ /写控制信号，而用写控制信号，而用字节选择信号（字节选择信号（A0A0和和BHEBHE）作译码器的作译码器的使能使能控

33、制信号。控制信号。 用字节选择信号（用字节选择信号（A0A0和和BHEBHE）与与CPUCPU的读的读/ /写信号组合产生各存储体的写信号组合产生各存储体的读读/ /写信号写信号。列：下图为列：下图为8086存储器部分电路接线图。问存储器部分电路接线图。问M1的寻址范围；的寻址范围；M2的寻址范围。的寻址范围。PP = M/IO .A17.A18.A19=A0M/IOA17A18A19= =A0M/IOA17A18A19 CSM0=A0. P CSM1=BHE M/IOA17A18A19 A19 A18 A17 A0 BHE M/IO= 110 01 1 CSM0=0，M0选中M1无效;A19

34、 A18 A17 A0 BHE M/IO= 110 10 1 CSM1=0 ，M1选中M0无效;A19 A18 A17 A0 BHE M/IO= 110 00 1 CSM0= CSM1=0 ，M0,M1同时选中;A19 A18 A17 A16 A15 A14 A1 A0 = 1 1 0 A16 A0= C000H DFFFH偶数地址偶数地址 M0地址范围 奇数地址奇数地址 M1地址范围 4.5 4.5 高速缓存器（高速缓存器（Cache)Cache)基本原理基本原理 Cache Cache是为了把由是为了把由DRAMDRAM组成的大容量内组成的大容量内存储器都看作是高速存储器而设置的小容存储器

35、都看作是高速存储器而设置的小容量局部存储器量局部存储器, ,一般由高速一般由高速SRAMSRAM构成构成。 CacheCache的有效性是利用了程序对存储器的的有效性是利用了程序对存储器的访问在访问在时间上时间上和和空间上空间上所具有的所具有的局部区域局部区域性。性。 4.5.1 Cache4.5.1 Cache的基本结构和工作原理的基本结构和工作原理 内存内存置换置换控制器控制器地址地址映象映象机构机构Cache存储器存储器CPU数据总线数据总线地址总线地址总线内存段号内存段号（页号）（页号）页内地址页内地址Cache页号页号命中命中?YNnCACHE与CPU相同半导体材料；nCPU读取CA

36、CHE数据速度是内存5倍以上；L1时钟周期相同于CPU ;n软件设计需要考虑命中率指标。4.5.2 Cache4.5.2 Cache与内存的映像关系与内存的映像关系 高速缓存中各页所存的位置与主存中相应页高速缓存中各页所存的位置与主存中相应页的映像关系，决定于对高速缓存的管理策略。从的映像关系，决定于对高速缓存的管理策略。从原理上，可以把映像关系分为三种方式：原理上，可以把映像关系分为三种方式： 全关联方式全关联方式 直接映射方式直接映射方式 分组关联方式分组关联方式 1.全关联方式全关联方式n标记内容：标记内容：调入页的调入页的N位位页号页号n寻址方法：将内存地址的页号与全部标寻址方法：将内

37、存地址的页号与全部标记地址记地址(页号页号)进行比较。进行比较。内存地址位长内存地址位长NA = N+M 位；位；CACHE容量为容量为2C+M字节，共字节，共2C-1页；页；内存和内存和CACHE页面容量均为页面容量均为2M 字节字节 ；内存均分为内存均分为2N个页面。个页面。页内地址页内地址页内地址页内地址CACHE页号页号内存页号内存页号CACHE地址：地址：内存地址：内存地址：C位位N位位M位位内存地址内存地址N = T + C N = T + C 位；位；内存按照内存按照CACHECACHE大小划分大小划分2 2T T-1 -1段；段；每段有为每段有为2 2C C-1 -1页；页；C

38、ACHECACHE容量为容量为2 2C C-1 -1页；页；附加标记位为附加标记位为T T位；位； 寻址方法：对于内存一个页号，只需寻址方法：对于内存一个页号，只需比较段号与标记内容（比较段号与标记内容（T T位段号）是否位段号）是否相等，无需比较页号相等，无需比较页号, ,大大减少了地址大大减少了地址比较次数比较次数。 2. 2.直接映射方式直接映射方式 3. 3. 分组关联方式分组关联方式 前两种方式的折中：前两种方式的折中：CacheCache和内存都和内存都分为对应的若干组；然后分为对应的若干组；然后, ,组内直接映组内直接映射，组间全关联映射。射，组间全关联映射。4.5.3 4.5.

39、3 高速缓存器的读高速缓存器的读/ /写操作写操作 1.Cache1.Cache的读过程的读过程 CPUCPU将主存地址送往主存、启动主存读的同时，将主存地址送往主存、启动主存读的同时，也将主存地址送往也将主存地址送往CacheCache，并将主存地址高位部分同并将主存地址高位部分同存放在地址映象机构内部的地址标记相比较：存放在地址映象机构内部的地址标记相比较： 若若CPUCPU要访问的地址单元在要访问的地址单元在CacheCache中中( (命中命中) )，CPUCPU只读只读CacheCache，不访问主存；不访问主存； 若不在若不在( (未命中未命中) )，这时就需要从主存中访问，这时就

40、需要从主存中访问, ,同同时把与本次访问相邻近的一页内容复制到时把与本次访问相邻近的一页内容复制到CacheCache中，中，并在地址映象机构中进行标记。并在地址映象机构中进行标记。 2. Cache2. Cache的写过程的写过程 CacheCache的写操作与读操作有很大的不同，这是的写操作与读操作有很大的不同，这是因为在具有因为在具有CacheCache的系统中，同一个数据有两个拷的系统中，同一个数据有两个拷贝，一个在主存，一个在贝，一个在主存，一个在CacheCache中。因此，当对中。因此，当对CacheCache的写操作命中时，就会出现的写操作命中时，就会出现如何使如何使Cache

41、Cache与主与主存内容保持一致的问题存内容保持一致的问题。针对这一情况，通常有。针对这一情况，通常有如下几种解决方法如下几种解决方法: : 通写通写( (Write-Through)Write-Through)法法 回写回写( (Write-Back)Write-Back)法法 只写主存只写主存(1) (1) 通写通写( (Write-Through)Write-Through)法法 通写法通写法 回写法回写法 只写主存只写主存 每次写入每次写入CacheCache时，同时也写入主存，使主时，同时也写入主存，使主存与存与CacheCache相关页内容始终保持一致。相关页内容始终保持一致。 C

42、acheCache的的写过程写过程 优点：优点：简单，能保持主存与简单，能保持主存与CacheCache副本副本的一致性，的一致性，CacheCache中任意页的内容都可中任意页的内容都可被随时置换，决不会造成数据丢失的错被随时置换，决不会造成数据丢失的错误；误； 缺点：缺点：每次每次CacheCache写插入慢速的访主存写插入慢速的访主存操作，影响工作速度。操作，影响工作速度。(2) (2) 回写法回写法 每次只是暂时将数据写入每次只是暂时将数据写入CacheCache，并用标并用标志将该页加以注明。志将该页加以注明。 当当CacheCache中任一页数据被置换时，只要在中任一页数据被置换时

43、，只要在它存在期间发生过对它的写操作它存在期间发生过对它的写操作, ,那么在该页那么在该页被覆盖之前必须将其内容写回到对应主存位被覆盖之前必须将其内容写回到对应主存位置中去；置中去； 如果该页内容没有被改写如果该页内容没有被改写, ,则其内容可以则其内容可以直接淘汰，不需回写。直接淘汰，不需回写。 这种方法的速度比通写法快这种方法的速度比通写法快, ,但结构要复但结构要复杂的多杂的多, ,而且主存中的页未经随时修改，可能而且主存中的页未经随时修改，可能失效。失效。 通写法通写法 回写法回写法 只写主存只写主存 CacheCache的的写过程写过程(3) (3) 只写主存只写主存 这种方法是只将

44、数据写入主存，同时将相这种方法是只将数据写入主存，同时将相应的应的CacheCache页有效位置页有效位置“0”“0”，表明此，表明此CacheCache页页已失效，需要时再从主存调入。已失效，需要时再从主存调入。 通写法通写法 回写法回写法 只写主存只写主存 CacheCache的的写过程写过程4.6 4.6 虚拟存储器基本原理虚拟存储器基本原理4.6.1 4.6.1 基本思想基本思想 1. 1.背景背景n 解决用较小容量的内存运行大容量软件的问题；解决用较小容量的内存运行大容量软件的问题；n 有限地址空间解决有限地址空间解决“无限无限”地址空间寻址；地址空间寻址；n 内外存统一编址；内外存

45、统一编址； 2. 2.虚拟存储器基础虚拟存储器基础n 存储器体系（寄存器，高速缓存，内存，外存）中的一个环存储器体系（寄存器，高速缓存，内存，外存）中的一个环节，即定位于内存与外存（硬盘，光盘等）之间；节，即定位于内存与外存（硬盘，光盘等）之间；n 操作系统软件自动管理内外存的调度及统一编址；操作系统软件自动管理内外存的调度及统一编址；n 存储器管理部件存储器管理部件MMUMMU自动实现虚拟地址到实地址的转换；自动实现虚拟地址到实地址的转换； 地址空间及地址 概念 虚拟地址空间。虚拟地址空间。又称为虚存地址空间，是应用程序员用来编写程序的地址空间，与此相对应的地址称为虚拟地址或逻辑地址。 主存

46、（内存）地址空间主存（内存）地址空间 又称为实存地址空间，是存储、运行程序的空间，其相应的地址称为主存物理地址或实地址。 辅存（外存）地址空间辅存（外存）地址空间也就是磁盘存储器的地址空间，是用来存放程序的空间，相应的地址称为辅存地址或磁盘地址。 主存cache主存辅存满足容量的要求满足容量的要求 容量大、读写速度慢、传送信息块的长度长满足程序对速度的要求满足程序对速度的要求 容量小、读写速度快、传送信息块的长度短 CPUCPU直接访问直接访问cachecache和主存和主存CPUCPU不可以直接访问辅存不可以直接访问辅存 存取信息过程、地址变换、替换策略采用硬件来实现采用硬件来实现OSOS存

47、储管理软件存储管理软件+ +硬件硬件主存cache体系和主存辅存体系差别n利用MMU将来自CPU的m位地址变换为n位地址（nm)；nM位地址称为逻辑地址；nn位称为物理地址；3. MMU原理应用：16位段描述符（实际是13)变换为32位段基址；由操作系统根据程序需要动态变化。CPU CPU 给出逻辑地址（虚拟地址）给出逻辑地址（虚拟地址）进行内部地址转换，进行内部地址转换，内部地址转换成功（逻辑到主存）；内部地址转换成功（逻辑到主存）；失败，外部地址转换，得到辅存地址。失败，外部地址转换，得到辅存地址。检查主存中是否有空闲区，检查主存中是否有空闲区，如果没有，根据替换算法，把主存中暂时如果没有，根据替换算法，把主存中暂时不用的某块数据调出，送往辅存；不用的某块数据调出，送往辅存；辅存地址中的块通过辅存地址中的块通过I/OI/O机构送往主存；机构送往主存；4. 虚拟存储器工作过程 操作系统自动完成， 对用户透明！工作原理是：在执行程序时，允许将程序的一快（段、页、段工作原理是：在执行程序