第六章 计数器补充

1、计数器计数器用以统计输入脉冲用以统计输入脉冲CPCP个数的电路。个数的电路。 6.4 6.4 计数器计数器计数器的分类：计数器的分类：（2 2）按数字的增减趋势可分为加法计数器、减）按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器。法计数器和可逆计数器。（1 1）按计数进制可分为二进制计数器和非二进）按计数进制可分为二进制计数器和非二进制计数器。制计数器。非二进制计数器中最典型的是十进制计数器。非二进制计数器中最典型的是十进制计数器。（3 3）按计数器中触发器翻转是否与计数脉冲同）按计数器中触发器翻转是否与计数脉冲同步分为同步计数器和异步计数器。步分为同步计数器和异步计数器。 （1）4

2、位二进制同步可逆计数器位二进制同步可逆计数器741910111LD预置预置100EN使能使能01D/ U加加/减控制减控制CP时钟时钟d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入d3 d2 d1 d0保保 持持计计 数数计计 数数Q3 Q2 Q1 Q0输输 出出工作模式工作模式异步置数异步置数数据保持数据保持加法计数加法计数减法计数减法计数74191的功能表的功能表LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419141235671516Vcc741918910111214133D0Q1GNDD1EN D/UQ3Q2QD2LDMAX/MIN

3、RCOCP0D3 3集成十进制计数器举例集成十进制计数器举例（1 1）84218421BCD码同步加法计数器码同步加法计数器741607416001111RD清零清零0111LD预置预置 0 01 1EP ET使能使能CP时钟时钟 d3 d2 d1 d0 D3 D2 D1 D0预置数据输入预置数据输入0 0 0 0d3 d2 d1 d0保保 持持保保 持持十进制计十进制计 数数Q3 Q2 Q1 Q0输出输出工作模式工作模式异步清零异步清零同步置数同步置数数据保持数据保持数据保持数据保持加法计数加法计数7416074160的功能表的功能表3Q2QETCP0D1D2D3DRCO1Q0Q74160E

4、PRDDL41235671516CPD0D1D2GNDQ3Q2Q1Vcc74160891011121413RD3DDLEPETQ0RCO（2 2）二）二五五十进制异步加法计数器十进制异步加法计数器7429074290二进制计数器的时钟输入端为二进制计数器的时钟输入端为CP1 1，输出端为，输出端为Q0 0；五进制计数器的时钟输入端为五进制计数器的时钟输入端为CP2 2，输出端为，输出端为Q1 1、Q2 2、Q3 3。7429074290包含一个独立的包含一个独立的1 1位二进制计数器和一个独立的五进制计数器。位二进制计数器和一个独立的五进制计数器。 如果将如果将Q0 0与与CP2 2相连，相连

5、，CP1 1作时钟输入端，作时钟输入端，Q0 0Q3 3作输出端，则为作输出端，则为84218421BCD码十进制计数器。码十进制计数器。RQC1C1RQC11KCPR1K1J1J1J1J1KQ1KRC1QSS&3Q0Q1QQ220(1)R0(2)R9(1)R9(2)1CPR11& 7429074290的功能：的功能： 异步清零。异步清零。 计数。计数。 异步置数（置异步置数（置9 9）。）。 复位输入复位输入置位置位输入输入时时 钟钟输输 出出工作模式工作模式R0（1） R0（2）R9（1） R9（2）CPQ3 Q2 Q1 Q01 11 10 00 0 0 00 0 0 0异步清零异步清零0

6、 01 11 11 0 0 11 0 0 1异步置数异步置数0 0 0 00 00 0计计 数数计计 数数计计 数数计计 数数加法计数加法计数4123567891011121314GNDVcc74LS2909(1)NC9(2)NC0(1)0(2)21Q3Q0Q1Q2CPCPRRRRS92S91Q3Q0Q2Q1R01R02CP2CP1五进制输出五进制输出计数脉冲计数脉冲输入输入输入计输入计数脉冲数脉冲十分频输出十分频输出(进位输出进位输出)计数状态计数状态计数器输出计数器输出S92S91Q3Q0Q2Q1R01R02CP2CP1三、集成计数器的应用三、集成计数器的应用（1 1）同步级联。）同步级联

7、。例：用两片例：用两片4 4位二进制加法计数器位二进制加法计数器7416174161采用采用同步级联方式同步级联方式构成的构成的8 8位位二进制同步加法计数器，模为二进制同步加法计数器，模为161616=25616=256。1 1计数器的级联计数器的级联3Q2QETCP0D1D2D3DRCO1Q0Q74161(1)EPRDDLD13DD3DCPQ Q00RCO74161(2)L21ETQDQR2DEP111计数脉冲清零脉冲0132Q Q Q Q4576Q Q Q Q（2 2）异步级联）异步级联 例：用两片例：用两片74191采用采用异步级联方式异步级联方式构成构成8位二进制位二进制异步可逆计数

8、器。异步可逆计数器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(2)LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q74191(1)计数脉冲D/UENL0132Q Q Q QQ6Q7Q4Q5D（3）用计数器的输出端作进位）用计数器的输出端作进位/借位端借位端有的集成计数器没有进位有的集成计数器没有进位/借位输出端，这时可根据具体情况，借位输出端，这时可根据具体情况，用计数器的输出信号用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位产生一个进位/借位。借位。例：用两片例：用两片74290采用采用异步级联方式异步级联方式组成的二位组成

9、的二位8421BCD码十进制码十进制加法计数器。加法计数器。 模为模为1010=1003Q2Q1Q0Q74290(1)CP1CP2R0(2)R0(1)R9(1)9(2)RQ0Q12QQ374290(2)CP1CP20(2)RR0(1)9(1)RR9(2)计数脉冲置数脉冲清零脉冲个位输出十位输出01Q2QQ3Q01Q2QQ3Q2 2组成任意进制计数器组成任意进制计数器（1）异步清零法）异步清零法适用于具有适用于具有异步清零端异步清零端的集成计数器。的集成计数器。例：用集成计数器例：用集成计数器74161和与非门组成的和与非门组成的6进制计数器。进制计数器。EWB演示演示160组成组成6进制进制Q

10、2EPD2CPETQ计数脉冲DR1RCO0QQQ11DQLD7416123110D3D0QQ32310QQQ Q0000100001000011000100101001010101100111&（2）同步清零法）同步清零法同步清零法适用于具有同步清零法适用于具有同步清零端同步清零端的集成计数器。的集成计数器。例：用集成计数器例：用集成计数器74163和与非门组成的和与非门组成的6进制计数器。进制计数器。QDRETEP74163DRCO33QD211QL010QDCPDD1计数脉冲2&0132Q Q Q Q3Q0010000000011Q0001Q1Q010020101EWB演示演示163组成组

11、成6进制进制（3）异步预置数法）异步预置数法异步预置数法适用于具有异步预置数法适用于具有异步预置端异步预置端的集成计数器。的集成计数器。例：用集成计数器例：用集成计数器74191和与非门组成的余和与非门组成的余3码码10进制计数器。进制计数器。LD3Q2QD/UENCP0D1D2D3DRCOMAX/MIN1Q0Q7419100计数脉冲&Q30QQ21Q1100011001101001101002Q11011QQQ3010101111001011010001010EWB演示演示191组成组成余余3码十进制码十进制（4）同步预置数法）同步预置数法同步预置数法适用于具有同步预置端的集成计数器。同步预

12、置数法适用于具有同步预置端的集成计数器。例：用集成计数器例：用集成计数器74160和与非门组成的和与非门组成的7进制计数器。进制计数器。QDRETEP74160DRCO33QD211QL010QDCPDD1计数脉冲200111Q30QQ21Q3Q0101000110111Q0100Q1Q1000210010110EWB演示演示160组成组成7进制进制计数器计数器演示例例6.3.16.3.1 用用7416074160组成组成4848进制计数器。进制计数器。先将两芯片采用同步级联方式连接成先将两芯片采用同步级联方式连接成100100进制计数器，进制计数器， 然后再用然后再用异步清零法异步清零法组成

13、了组成了4848进制计数器。进制计数器。解：解：因为因为N4848，而，而7416074160为模为模1010计数器，所以要用两片计数器，所以要用两片7416074160构成构成. .。3Q2QETCP0D1D2D3DRCO1Q0Q74160(1)EPRDDLD13DD3DCPQ Q00RCO74160(2)L21ETQDQR2DEP1计数脉冲&11例例6.3.26.3.2 用用7416174161组成组成1212进制计数器。进制计数器。01234567891011计数脉计数脉冲序号冲序号电电 路路 状状 态态0 0 0 0 0 1 0 1 *0 1 1 00 1 1 11 0 0 01 0

14、0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1Q3 Q2 Q1 Q001234567891011计数脉计数脉冲序号冲序号电电 路路 状状 态态0 0 0 0 0 0 1 1 *0 1 0 00 1 0 10 1 1 00 1 1 11 0 0 0 1 0 1 1 *1 1 0 01 1 0 11 1 1 01 1 1 1Q3 Q2 Q1 Q03 3组成分频器组成分频器 前面提到，模前面提到，模N计数器进位输出端输出脉冲的频率是输计数器进位输出端输出脉冲的频率是输入脉冲频率的入脉冲频率的1/1/N，因此可用模，因此可用模N计数器组成计数器组成N分频器。

15、分频器。解：解： 因为因为32768=232768=21515，经，经1515级二分频，就可获得频率为级二分频，就可获得频率为1 1Hz的脉冲的脉冲信号。因此将四片信号。因此将四片7416174161级联，从高位片（级联，从高位片（4 4）的）的Q2 2输出即可。输出即可。例例6.3.26.3.2 某石英晶体振荡器输出脉冲信号的频率为某石英晶体振荡器输出脉冲信号的频率为3276832768Hz，用，用7416174161组成分频器，将其分频为频率为组成分频器，将其分频为频率为1 1Hz的脉冲信号。的脉冲信号。1DET1D31RCOD102LDQ3Q01CPD3DQDDQD74161(4)RCO

16、QDRCOL0CPD13101QRQD3DEPQ2D2DDCP1CPR023RD74161(2)Q QRQQETD74161(3)2121D00QEP31ETET1Q21D=32768HzRCODD0EPQD=1Hzf1EPf1174161(1)DLQ32L3214212212115214 4组成序列信号发生器组成序列信号发生器序列信号序列信号在时钟脉冲作用下产生的一串周期性的二进制信号在时钟脉冲作用下产生的一串周期性的二进制信号。例：试分析用例：试分析用74161及门电路构成的序列信号发生器。及门电路构成的序列信号发生器。其中其中74161与与G1构成了一个模构成了一个模5计数器。计数器。

17、，因此，这是一个，因此，这是一个01010序列信号发生器，序列长度序列信号发生器，序列长度P=5。20QQZ 3Q2QETCP0D1D2D3DRCO1Q0Q74161EPRDDL11&ZCP&1G1G2G30132Q Q Q Q01010Z输出输出0 0 1 0 1 00 1 11 0 00 0 0 Q1 n+1 Q1 n+1 Q0 n+1 次次 态态0 0 0 0 0 10 1 00 1 11 0 0 Q2 n Q1 n Q0 n 现现 态态状状 态态 表表 例例6.3.3 试用计数器试用计数器74161和数据选择器设计一个和数据选择器设计一个01100011序列发生器。序列发生器。 解：解

18、：由于序列长度由于序列长度P=8，故将，故将74161构成模构成模8计数器，并选计数器，并选用数据选择器用数据选择器74151产生所需序列。产生所需序列。112DD0RETDEPDLCPQQ31741613QD1RCO2QD0CP1DZ2D74151D6DDDG74Y3D150DY0A1A2A111100005组成脉冲组成脉冲 分配器分配器074138Y2DD1Y3GY1ETQD32AGACPR27AYCPY652AQD022B03000YQ11Y6RCO3Q4EP0741611YD7Y21DY15YY1YYGLYY411CPQ0Q1Q20Y1Y2Y3Y4Y5Y6Y7Y四、移位寄存器构成的移位

19、型计数器四、移位寄存器构成的移位型计数器 1. 环形计数器环形计数器 环形计数器的特点：环形计数器的特点： 电路简单，电路简单，N位移位寄存器可以计位移位寄存器可以计N个数，实现模个数，实现模N计数器。状态为计数器。状态为1的输出端的序号等于计数脉冲的个数，通常不需要译码电路。的输出端的序号等于计数脉冲的个数，通常不需要译码电路。0Q1QS3D2D1D0D2Q3Q74194SRDCPDSLSRD01111000START0Q31000Q0100Q2Q0010100012扭环形计数器扭环形计数器为了增加有效计数状态，扩大计数器的模，可用扭环形计数器。为了增加有效计数状态，扩大计数器的模，可用扭环

20、形计数器。 一般来说，一般来说，N位移位寄存器可以组成模位移位寄存器可以组成模2N的扭环形计数器，只需将末级的扭环形计数器，只需将末级输出反相后，接到串行输入端。输出反相后，接到串行输入端。QD1SR013SQQSSLD74194DRDDCPQ02D1D32010清零1Q100000012QQ00000300111Q1100011111101111本章小结本章小结1 1时序逻辑电路的特点；任一时刻输出状态不仅取决于当时的输入时序逻辑电路的特点；任一时刻输出状态不仅取决于当时的输入信号，还与电路的原状态有关。因此时序电路中必须含有存储器信号，还与电路的原状态有关。因此时序电路中必须含有存储器件。

21、件。4 4时序逻辑电路的设计步骤一般为：设计要求时序逻辑电路的设计步骤一般为：设计要求最简状态表最简状态表编码编码表表次态卡诺图次态卡诺图驱动方程、输出方程驱动方程、输出方程逻辑图。逻辑图。2 2描述时序逻辑电路逻辑功能的方法有状态转换真值表、状态转换描述时序逻辑电路逻辑功能的方法有状态转换真值表、状态转换图和时序图等。图和时序图等。3 3时序逻辑电路的分析步骤一般为：逻辑图时序逻辑电路的分析步骤一般为：逻辑图时钟方程（异步）、时钟方程（异步）、驱动方程、输出方程驱动方程、输出方程状态方程状态方程状态转换真值表状态转换真值表状态转换图状态转换图和时序图和时序图逻辑功能。逻辑功能。5 5计数器是

22、一种简单而又最常用的时序逻辑器件。计数器不仅能用于计数器是一种简单而又最常用的时序逻辑器件。计数器不仅能用于统计输入脉冲的个数，还常用于分频、定时、产生节拍脉冲等。统计输入脉冲的个数，还常用于分频、定时、产生节拍脉冲等。7 7寄存器也是一种常用的时序逻辑器件。寄存器分为数码寄存器寄存器也是一种常用的时序逻辑器件。寄存器分为数码寄存器和移位寄存器两种。和移位寄存器两种。6 6用已有的用已有的M进制集成计数器产品可以构成进制集成计数器产品可以构成N( (任意任意) )进制的计数器。进制的计数器。6.9 试分析图示的计数器电路。写出它的驱动方程、试分析图示的计数器电路。写出它的驱动方程、状态方程，列出状态转换真值表和状态图，说明状态方程，列出状态转换真值表和状态图，说明是几进制计数器。是几进制计数器。 1J1KC11J1KC11CP0Q1Q 6.2 试分析图示时序逻辑电路，列出状态表，画出试分析图示时序逻辑电路，列出状态表，画出状态图和波形图。状态图和波形图。1J1KC11J1KC11Q0QCPZ&1=1FF01FFX6.8 试分析图示的计数器电路。写出它的驱动方程、试分析图示的计数器