嵌入式讲座6-存储器控制及时钟电源管理器

1、ARM技术讲座技术讲座44B0X芯片的存储控制器及时钟电源管理功能S3C44B0X 存储系统存储系统l支持数据存储的大/小端选择(通过外部引脚进行选择)l地址空间：具有8个存储体，每个存储体可达32Mb，总共可达256Mb。l对所有存储体的访问大小均可进行改变（8位16位32位）l8个存储体中，Bank0Bank5可支持ROM、SRAM；Bank6、Bank7可支持ROM、SRAM和FPEDOSDRAM等。l7个存储体的起始地址固定(bank0-bank6)，1个存储体的起始地址可变(bank7).2MB/4MB/8MB/16MB/32MB 2MB/4MB/8MB/16MB/32MB 32MB

2、 32MB 32MB 32MB 32MB 28MB 256MB SA27:0 可存取 区域 参 见 表 7-1 特殊功能 寄存器（4MB） SROM （nGCS1） SROM （nGCS1） SROM （nGCS2） SROM （nGCS3） SROM （nGCS4） SROM （nGCS5） SROM/DRAM/SDRAM （nGCS6） SROM/DRAM/SDRAM （Ngcs7） 0 x1000_0000 0 x0e00_0000 0 x0c00_0000 0 x0e00_0000 0 x0800_0000 0 x0600_0000 0 x0400_0000 0 x0200_0000

3、0 x01c0_0000 0 x0000_0000 1这里的SROM指SRAM/ROMnGCS0地址/MB2481632Bank6起始地址0 x0c0000000 x0c0000000 x0c0000000 x0c0000000 x0c000000结束地址0 x0c1FFFFF0 x0c3FFFFF0 x0c7FFFFF0 x0cFFFFFF0 x0dFFFFFFBank7起始地址0 x0c2000000 x0c4000000 x0c8000000 x0d0000000 x0E000000结束地址0 x0c3FFFFF0 x0c7FFFFF0 x0cFFFFFF0 x0dFFFFFF0 x0F

4、FFFFFF表1 Bank6/Bank7 地址注注：Bank6和Bank7的存储空间大小必须相同。实验电路的存储系统分配实验电路的存储系统分配lBank0:1M*16bit Flash：AM29LV160B，放置系统引导程序，系统上电复位后，PC指针自动指向Bank0的第一个单元，进行系统自举。lBank1：PDIUSBD12。USB设备端接口芯片，占用系统外部中断0。8位数据总线。lBank2：K9F2808（三星 16Mbyte Flash），非线性寻址。具体的时序可以参考K9F2808的datasheetlBank3、Bank4未接设备。可以供扩展使用lBank5：RTL8019AS，I

5、SA总线兼容的10M以太网（PHYMAC层）控制芯片。占用系统外部中断1，16位数据总线lBank6：SDRAM HY57V641620，起始地址为0 xC000000。在SDRAM中，前512Kbyte的空间划分出来，作为系统的LCD显示缓冲区使用（更新其中的数据，就可以更新LCD的显示）。系统的程序存储空间从0 xC080000开始。也就是，引导系统的时候，需要把system.bin文件复制到0 xC080000开始的地址空间，把PC指针指向0 xC080000。lBank7：未使用。可以扩展另一片SDRAM，或者其他的外设。l系统的同步串行口（SIO），连接着触摸屏控制芯片FM7843（

6、与ADS7843完全兼容）和键盘/LED控制芯片ZLG7289A。在同步串行口上，还可以扩展其他的芯片。靠IO口控制设备的片选信号（CS）来防止设备的冲突。1.大/小端模式l处理器复位时，通过输入引脚ENDIAN选择所用的端模式，0:小端 1:大端，逻辑电平由复位期间该管脚的上拉或下拉电阻确定。本实验系统中选择了小端模式。2.Bank0总线宽度lBOOT ROM在地址上位于ARM处理器的Bank0区，它的数据总线宽度是由OM1:0引脚上的逻辑电平进行设定，如下表所示：本实验系统中OM1:0=01,选择了16位总线宽度。3.存储控制器的特殊功能寄存器a)总线宽度总线宽度/等待控制寄存器等待控制寄

7、存器 BWSCON (地址地址0 x01c80000,R/W,初始值初始值0 x000000) 主要用来设置外接存储器的总线宽度和等待状态。在BWSCON 中，除了bank0，对其它7个bank都各对应有4个相关位的设置，分别为STx, WSx, DWx。lSTx 位决定SRAM 映射在bankx 时是否采用UB/LB(写高/低字节使能)，0：不采用，1：采用。lWSx 位决定bankx 上等待的状态，0：禁止等待，1：使能等待。lDWx 中的2 位决定bankx 上的总线宽度。00：8-bit, 01：16-bit, 10：32-bitlDW0 位对应bank0 的总线宽度，但这里它是只读的

8、，不需要设置：位位位名称位名称描述描述7、11、15、19、23、27、31ST1ST7确定Bankx上的SRAM是否使用UB/LB：0=否 (PIN14:11作为nWBE3:0)1=是 (PIN14:11作为nBE3:0)6、10、14、18、22、26、30WS1WS7确定Bankx上的SRAM存储器的等待状态(不支持DRAM或SDRAM):0=等待禁止1=等待使能5:4、9:8、13:12、17:16、21:20、25:24、29:28DW1DW7确定Bankx的数据总线宽度：00=8位 01=16位 10=32位2:1DW0指示Bank0的数据总线宽度(只读)，由OM1:0确定：00=

9、8位 01=16位 10=32位0ENDIAN确定存储模式(只读)，由引脚电平确定：0=小端模式 1=大端模式b) Bank控制寄存器控制寄存器BANKCON S3C44B0X具有8个BANKCONn寄存器，分别对应着bank0bank7。BANKCONn寄存器针对操作时序进行设置。BANKCON05 的位定义的位定义lbank6-7可以作为FP/EDO/SDRAM等类型存储器的映射空间，因此BANKCON6-7与其它bank的相应寄存器有所不同。其中MT位定义了存储器的类型：lMT 的取值定义了该寄存器余下几位的作用。BANKCON6/7寄存器的各位定义如下表：位位位名称位名称描述描述16:

10、15MT确定Bank6和Bank7的存储器类型14:13Tacs在nGCSn有效之前地址建立时间：00=0 clock 01=1 clock 10=2 clock 11=4 clockROM和SRAM类型12:11Tcos在nOE有效之前片选建立时间：00=0 clock 01=1clock 10=2 clock 11=4 clock10:8Tacc存取周期：000=1 clock 001=2 clock 010=3 clock 011=4 clock100=6 clock 101=8 clock 110=10 clock 111=14 clock7:6Toch在nOE撤离后片选保持时间：00

11、=0 clock 01=1 clock 10=2 clock 11=4 clock5:4Tcah在nGCSn撤离后地址保持时间：00=0 clock 01=1clock 10=2 clock 11=4 clock3:2Tpac页模式存取周期：00=2 clock 01=3 clock 10=4 clock 11=6 clock1:0PMC页模式配置：00=正常(1 data) 01=4 数据连续存取10=8 数据连续存取 11=16 数据连续存取位位位名称位名称描述描述5:4TrcdRAS到CAS延时：00=1 clock 01=2 clock 10=3 clock 11=4 clockFPD

12、RAM和EDO DRAM类型3TcasCAS脉冲宽度：0=1 clock 1=2 clock2TcpCAS预充电周期：0=1 clock 1=2 clock1:0CAN列地址数目：00=8位 01=9位 10=10位 11=11位3:2TrcdRAS到CAS延时：00=2 clocks 01=3 clocks 10=4 clocks SDRAM类型1:0SCAN列地址数目：00=8位 01=9位 10=10位 续表续表c) DRAM/SDRAM刷新控制寄存器刷新控制寄存器REFRESH (地址0 x01c80024,R/W,初始值0 xAC0000) 决定DRAM/SDRAM刷新是否允许、刷新

13、模式等。位定义如下表：d) Bank大小寄存器大小寄存器 BANKSIZE (地址0 x01c80028,R/W,初始值0 x0) 主要是决定Bank6/7的存储区大小。e) Bank6和和Bank7模式设置寄存器模式设置寄存器MRSR MRSRB6地址0 x01c8002c，R/W,初始值xxx MSRSB7地址0 x01c80030，R/W,初始值xxx 决定Bank6和Bank7的存储模式。位位位名称位名称描述描述9WBL写突发脉冲长度：0是推荐值8:7TM测试模式：00=测试模式 01、10、11=保留6:4CLCAS突发响应时间：000=1 clock 010=2 clock 011

14、=3 clock 其它=保留3BT突发类型：0=连续(推荐) 1=未使用2:0BL突发长度：000=1 其他=未使用 MRSRB6/ MRSRB7 寄存器寄存器注：注：1 当程序在当程序在SDRAM运行时，该寄存器不必重新配置运行时，该寄存器不必重新配置 2 所有的存储控制寄存器必须所有的存储控制寄存器必须使用使用STMIA指令设置指令设置 3 在停止和在停止和SL_IDLE模式下，模式下，DRAM/SDRAM必须进入自刷新模式必须进入自刷新模式S3C44B0X 的时钟产生器可以为 CPU 产生要求的时钟信号，同样也为外设提供了时钟信号。时钟产生器可以通过软件来控制是否为每个外部设备模块提供时

15、钟信号，或者切断与外部设备的联系，以减少功耗。同样在软件的控制下，S3C44B0X 提供各种功耗管理办法来为各种应用提供最优化的功耗方案。 时钟和电源管理时钟和电源管理S3C44B0X的时钟源可以用外部晶体来产生，也可以直接输入外部时钟，这由OM3:2的状态决定。M3:2的状态在nRESET的上升沿由OM3 和OM2脚的电平决定。M3:2=00 Crystal clock M3:2=01 外部时钟。其它测试模式在复位后PLL启动,但在用指令设置PLLCON为有效的值之前,PLL OUTPUT(FOUT)不能使用,这时FOUT直接输出Crystal clock或外部时钟。如果S3C44B0X的P

16、LL的时钟源使用晶体,这时EXTCLK能作为Timer 5的时钟源TCLK。 S3C44B0X 中的功耗管理提供5种模式：1.正常模式正常模式下，时钟发生器提供时钟给 CPU，并同时提供给 S3C44B0X 的外设。在这种情况下，当所有的外设都开启工作时，处理器所消耗的功耗最大。用户可以通过软件来控制外事的操作模式。例如:如果定时器和 DMA 不需要时钟，则用户可以断开定时器和 DMA 的时钟供给以降低功耗。 2. 慢速模式慢速模式是一种非倍频模式。与正常模式下不同，慢速模式直接采用外部时钟作为S3C44B0X 的主工作时钟，而不使用内部倍频器。在这种情况下，功耗的大小仅依据于外部时钟的频率的

17、大小。PLL 部件所消耗的功耗不用计算在内了。3. 空闲模式空闲模式下仅断开对 CPU 内核的时钟供给，而保留所有对于外部设备的时钟供给。在空闲模式下，CPU 内核的功耗可以减去。任何中断请求都会使 CPU 从空闲模式中醒来。4. 停止模式停止模式通过禁止 PLL 来冻结所有 CPU 内核、外设的时钟。这时的功耗大小仅由 S3C44B0X 内部的漏电流大小决定，这个电流一般小于 10uA 。要使 CPU 从停止模式中醒来，可以通过外部中断实现。5. LCD 的SL 空闲模式SL 空闲模式的进入将导致 LCD 控制器开始工作。在这种情况下，除了 LCD 控制器以外 CPU 内核和其它外设的时钟都

18、停止了。因此，SL 空闲模式下的功耗比空闲模式的功耗小。 1 PLL控制寄存器PLLCON地址：0 x01D80000 R/W该寄存器设置PLL参数. PLL输出频率计算公式如下: Fpllo = (m * Fin)/(p * 2s) 其中m = (MDIV + 8)，p = (PDIV + 2)，s = SDIV ，Fpllo必须大于20MHZ且少于66MHZ，Fpllo * 2s必须少于170MHZ，Fin/p推荐为1MHZ 或大于，但小于2MHZ，其中MDIV、PDIV、SDIV定义如下表所示。2. 时钟控制寄存器CLKCON地址：0 x01D80004 R/W 时钟控制寄存器如下表所示

19、。 PLLCON位位描述描述初始状初始状态态MDIVPDIVSDIV19:129:41:0主分频值主分频值预分频值预分频值后分频值后分频值0 x380 x080 x0CLKCON位位描描 述述初始状态初始状态IIS14控制控制IIS block的钟控的钟控0=禁止禁止 1=允许允许1IIC13控制控制IIC block的钟控的钟控0=禁止禁止 1=允许允许1ADC12控制控制ADC block的钟控的钟控0=禁止禁止 1=允许允许1RTC11控制控制RTC block的钟控，的钟控，即使该位为即使该位为0,RTC定定时器仍工作。时器仍工作。0=禁止禁止 1=允许允许1GPIO10控制控制GPIO block的钟控，设置为的钟控，设置为1，允许使，允许使用用EINT4：7的中断