主机电路设计教学课件智能仪表原理与设计

1、智能仪表硬件设计第二章 主机电路设计第三章 过程输入/输出通道设计第四章 人机接口电路设计第五章 通信原理及接口电路设计第六章 抗干扰设计（硬件、软件）华东理工大学信息学院自动化系第二章 主机电路设计第二章 主机电路设计 在完成仪表的结构设计，选定处理器及外围芯片之后，就要设计仪表的硬件电路。处理器：MCS-51系列单片机 嵌入式系统芯片本章的主要研究内容：2.1 MCS-51单片机回顾2.2 主机电路2.1.1 MCS-51芯片的引脚分配和功能2.1.2 存储器2.1.3 I/O端口2.1.4 定时器/计数器2.1.5 串行口2.1.6 中断系统2.2.1 外接存储器2.2.2 外接I/O(

2、8155)2.1.1 MCS-51芯片的引脚分配和功能基本引脚、数据总线、地址总线、控制总线和I/O端口。2.1 MCS-51单片机MCS-51系列芯片由8031、8051、8751， MCS-52系列芯片是MCS-51系列芯片的改进型。其最大的区别是有3个定时/计数器。XTAL1、XTAL2：内部振荡电路的输入、输出端。XTAL1：在单片机内部，是反向放大器的输入端，该放大器构成了片内振荡器，可提供单片机的时钟控制信号。如果采用外部振荡器，对HMOS单片机，该引脚接地；对CHMOS单片机，此引脚作为驱动端。XTAL2：在单片机内部，是反向放大器的输出端。采用外部振荡器时，对HMOS单片机，该

3、引脚接收振荡器的信号。对CHMOS单片机，此引脚应悬浮。RESETEA 内部、外部程序存储器的选择端。为高电平时，访问内部程序存储器，当程序计数器的值超过0FFF时，转入外部程序存储器；为低电平时，访问外部存储器ALE 地址锁存允许信号，在访问外部程序存储器时，用来锁存由P0口送出的低8位信号；还可以以1/6的固定速率输出脉冲信号，作为对外输出的时钟或定时。P0、P1、P2、P3： I/O端口PSEN 外部程序存储器的读选通信号，在访问外部程序寄存器时会自动产生该信号，在访问内部ROM或外部RAM时不会产生该信号。程序存储器、数据、特殊功能寄存器的寻址范围和操作方式。2.1.2 存储器程序存储

4、器访问外部ROM时，PSEN产生选通信号数据存储器有内部、外部之分工作寄存器又分为四组，由RS1、RS0来决定51系列有21个特殊功能寄存器，52系列有26个位寻址区7F7E7D7C7B7A7978777675747372717037363534333231302F2E2D2C2B2A292827262524232221201F1E1D1C1B1A191817161514131211100F0E0D0C0B0A09080706050403020100 工作寄存器001F202F位寻址区 特殊功能寄存器单片机内的各种控制寄存器、状态寄存器、I/O端口锁存器、定时器等都是以特殊功能寄存器的形式出现

5、的，它们是离散分布的。见P15表2-2。将外部RAM和I/O接在P0、P2口，利用P3口的变异控制功能即可进行读写操作外部数据存储器I/O端口(P0-P3)为并行输入输出口, 并具有总线复用和功能复用的功能：P0口(P0.0P0.7):双向I/O口，地址/数据总线口。第二功能是在访问外部程序存储器时，可分时用作低8位地址和8位数据线。低8位地址由ALE信号的负跳变使它锁存到外部地址锁存器中。P1口(P1.0P1.7):双向I/O口。每一位口线都可独立用作输入线或输出线。当某一位由输出方式改为输入方式时，相应位的锁存器必须写入“1”。在对EPROM编程和程序验证时，接收低8位地址。在8052单片

6、机中，还用作定时器2的计数触发输入端T2，还用作定时器2的外部控制端T2EX。2.1.3 I/O端口P2口(P2.0P2.7):双向I/O口。与P1口相同，可以作为输入口或输出口。第二功能是访问外部存储器时，输出高8位地址。P3口(P3.0P3.7):双向I/O口。每个端子都有自己的第二功能。（如下或见P16表2-3）第一种功能时，第二种功能的控制线为高电平。第二种功能时，相应口线的锁存器必须是1。P3.0 RXD (串行输入) P3.4 T0P3.1 TXD (串行输出) P3.5 T1P3.2 INT0 P3.6 WR(外部写脉冲输出线)P3.3 INT1 P3.7 RD(外部读脉冲输出线

7、)单片机外扩时， P0兼作数据总线和低8位地址总线，P2输出高8位地址信号。P3可用作串行口和控制总线。使用低8位地址信号锁存器，在ALE有效时锁入。由PSEN控制外部程序存储器，WR、RD控制外部RAM/IO。单片机与外部存储器I/O的连接51系列有2个16位的定时/计数器，52系列有三个。2.1.4 定时器/计数器定时器T0由特殊功能寄存器TL0和TH0构成。定时/计数器T0、T1有0-3四种工作方式, 使用时应对TMOD和TCON设置初值，以确定工作方式和运行状态。并按要求计算时间常数, 送入TH和TL中。定时/计数器的构成TMOD的格式M1、M0 工作方式确定位,如下：M1M2 工作方

8、式00方式0，13位定时器/计数器01方式1，16位定时器/计数器10方式2，常数自动装入的8位11方式3，分为两个8位(仅用于T0）TMOD的格式C/T定时器、计数器的方式选择位， 0-定时器方式，1-计数器方式GATE 门控位。 GATE=0，定时器、计数器的运行不受外部输入引脚的控制。GATE=1，定时器、计数器的运行受外部输入引脚电平的控制。INT1、INT0分别控制T1、T0的运行。TCON的格式TR0为定时器T0的运行控制位，可通过软件实现置位和复位。当GATE为0时，TR0=1,允许T0计数，TR0=0,禁止T0计数；当GATE为1时，仅当TR0=1且INT0=1,允许T0计数，

9、TR0=0或INT0=1，禁止T0计数；TF0是T0的溢出标志位。当T0溢出时，由硬件将TF0置1，并申请中断。进入中断服务程序时，硬件再将TF0自动清0 （也可由软件清0）。定时/计数器的工作方式方式0(13位)和方式1(16位)定时器方式0和方式1逻辑结构方式2（8位自动恢复初值）定时器方式2逻辑结构方式3（将TO分成2个8位定时器/计数器）定时器方式3逻辑结构定时器应用举例1：要求T0产生1ms的定时，并使输出周期为2ms的方波。工作方式1，fosc=12MHz 计算T0的初始值：（216 - x）*12/fosc=1000 x=64536 或 x=0FC18H程序：MOV TMOD,

10、#01H MOV TL0, #18H MOV TH0, #0FCH SETB TR0 JBC TF0, CONT AJMP LOOP MOV TL0, #18H MOV TH0, #0FCH CPL P1.0 AJMP LOOP LOOP：CONT：LOOP：CONT：定时/计数器应用举例2：用T1的方式2计数，要求每计满100次，将取反。 解：计算T1初值：所以：TH1=TL1=9CH,TMOD=60H程序如下：MOV TMOD, #60H MOV TL1, #9CH MOV TH1, #9CH SETB TR1 JBC TF1, CONT AJMP LOOP CPL P1.1 AJMP L

11、OOP 51 系列单片机内部的串行接口有两个缓冲器： 发送缓冲器SBUF 接收缓冲器SBUF两个缓冲器共用一个地址串行口SIO 也有03四种工作方式，应对SCON 和 PCON设置初值，以确定工作方式和波特率系数，并按要求计算波特率。T1为波特率发生器。2.1.5 串行口串行口寄存器控制寄存器SCON，其格式如下SM0、SM1：串行口的方式选择位。如下：P22表2-6。SM0SM1 工作方式00移位寄存器方式（用于I/O扩展）018位UART，波特率可变109位UART，波特率有fosc/64, fosc/32119位UART，波特率可变SM2为方式2、方式3 时的多机通信控制位。方式2、方式

12、3 时，SM2=1, 接收到的第9位数据=0时，不激活RI。方式1时， SM2=1, 仅在接收到有效的停止位时激活RI。方式0时， SM2=0。REN：允许串行接收位。由软件置位或清零。REN=1允许接收，REN=0禁止接收。TB8：发送数据位。该位是方式2、3中要发送的第9位数据。在多机通信中用来表示是地址帧还是数据帧，1为地址帧，0为数据帧。RB8：接收数据位。是方式2、3中接收到的第9位数据，在多机通信中为地址、数据标识位。方式0中，未用。方式1中，SM2=0，RB8是已接收的停止位。RI：接收中断标志。方式0时，在接收完第8 位数据时硬件自动置位；在其他方式时，在接收停止位的中间点由硬

13、件置位。RI=1时申请中断，要求取走数据。但在方式1中，未收到有效的停止位时不会对RI置位。RI也必须由软件清零。TI：发送中断标志。方式0时，发送完第8 位数据时硬件自动置位；在其他方式时，在发送停止位之初由硬件置位。TI=1时申请中断,CPU响应中断后发送下一帧数据。TI必须由软件清零。电源控制寄存器PCON其中的SMOD位为串行接口波特率系数控制，SMOD=1时波特率加倍。串行口的工作方式串行接口的4种工作方式中，串行通信只使用方式1、2、3。方式0主要用于扩展并行输入输出口。方式0：串行口以方式0 工作时，为同步移位寄存器方式（低位在前）。数据由RXD端输入（REN=1接收）或输出，同

14、步移位脉冲由TXD端输出，波特率就是振荡频率的12分频。在发送或接收完8位数据后置中断标志位TI或RI。发送：在TI=0时，由一条写发送缓冲器SBUF的指令启动，然后在RXD线上发出8位数据，同时在TXD线上发出同步移位脉冲。数据发送完后由硬件置位TI。若中断开放，则可通过查询TI来确定是否发送完一组数据。当TI=1，用软件将TI清零,然后发送下一帧数据。接收：在RI=0时，使REN=1来启动接收过程。接收数据由RXD，TXD发送同步移位脉冲。收到8位数据以后，由硬件置RI=1，在终端允许时可发出串行口中断申请。 RI=1表示接收数据已装入缓冲器。RI由软件清“0”，准备接收下一帧数据。在该方

15、式中，SCON中的SM2、RB8、TB8都不起作用，置0。方式1：为8位异步通信接口，一帧数据有10位 ，1位起始位，8位数据位，1位停止位。一般设T1为工作方式2， 波特率则为发送时：数据由TXD端输出。当数据写入发送缓冲器SBUF后，启动串行口发送器发送，待一帧数据发送完毕TI置1。接收时：数据由RXD端输入。在REN置1后，接收器开始以所选波特率16倍的速率采样RXD端的电平，检测到起始位有效时，开始接收数据一帧的其余信息。当RI=0,并且接收到的停止位为1(或SM2=0)时，停止位进入RB8,接收到的数据进入接收缓冲器，且置RI=0,若两个条件不满足，信息将丢失。方式2、方式3：为9位

16、异步通信接口，一帧数据有11位 ，1位起始位，8位数据位，1位可程控为1或0 的第9位数据位和1位停止位。方式2， 波特率固定，为方式3， 波特率可变，为发送：TI=0时,数据由TXD端输出，必须在启动发送前将附加的第9 位数据装入SCON中的TB8,这一位到底起什么作用由用户决定。准备好TB8以后，就可以启动发送，用一条以SBUF为目的地址的指令启动发送。串行口能自动把TB8取出，并装入到第9 位数据，再逐一发送出去。发送完后TI=0。接收：方式2的接收与方式1基本相似，不同之处就是要接收9位有效数据。在方式1 时是把停止位当作第9位来处理的，在方式2（或方式3）中存在着真正的第9 位数据。

17、因此，有效接收数据的条件为：RI=0;SM2=0或接收到的第9位数据为1。若这两个条件成立，接收到的第9 为数据进入RB8,前8位数进入SBUF以便CPU读取，并且使RI=1。若条件不满足，则不置位。CONT：WAIT：LOOP：串行口应用举例：要求从SIO输出40H4FH的数据。SIO工作于方式2，TB8作奇偶校验位。程序 TRT ：MOV SCON, #80H MOV PCON, #80H MOV R0, #40H MOV R7, #10H MOV A, R0 MOV C, P MOV TB8, C MOV SBUF, A JBC TI, CONT AJMP WAIT INC R0 DJN

18、Z R7, LOOP RET 方式设置波特率设置奇偶校验位要求从SIO输入数据，并将数据放入40H4FH。SIO工作于方式2。MOV SCON, #90H MOV PCON, #80H MOV R0, #40H MOV R7, #10H JBC RI, CONT SJMP WAIT MOV A , SBUF JNB PSW.0, CONT1 JNB RB8，ERR SJMP RIGHT JB RB8, ERRMOV R0, A INC R0 DJNZ R7, WAIT CLR PSW.5 RET SETB PSW.5 RET WAIT:CONT:CONT1:ERR:RIGHT:方式设置P=RB

19、8？补充：程序状态字寄存器PSWC:进位标志。在加（或减）运算时，最高位有进位（或借位），则C=1，否则C=0。在进行位操作时，C作为位操作累加器。AC：半进位标志。在加（或减）运算时，低半字节向高半字节有进位（或借位），则AC=1,否则AC=0。F0：用户标志。由用户置位、复位，作为软件标志。RS1、RS0：工作寄存器指针，用来选择当前工作的寄存器组。单片机复位时，RS1=RS0=0。OV:溢出标志。反映运算结果是否溢出，溢出时，OV=1，否则OV=0。溢出和进位是两种不同性质的概念。F1：用户标志位。由用户置位、复位，作为软件标志。P：奇偶标志。反映累加器A中内容的奇偶性。奇数个1，P置1

20、，否则为0。程序计数器PC: 用来存放下一条要执行的指令的地址。当一条指令按照PC所指的地址从存储器中取出后，PC会自动加1。堆栈指针SP: 堆栈指针SP在片内128个字节中开辟栈区，并随时跟踪栈顶地址。它是按“先进后出”的原则存储数据的，单片机复位后，单片机栈顶地址为07H。由PUSH和POP指令访问。数据指针DPTR：是一个16位专用寄存器，由两个8位寄存器组成。DPTR主要用来保存16位地址，当对外部数据存储器空间寻址时，作为间接寄存器使用。如：MOVX A, DPTR MOVX DPTR, A在访问程序存储器时，作为基址寄存器使用。如： MOVX A, A+DPTR2.1.6 中断系统

21、 当CPU正在处理某事件时外界发生了更为紧急的请求，要求CPU暂停当前的工作，去处理这个紧急事件。处理完毕后，再回到原来被中断的地方，继续原来的工作，这样的过程称为中断。实现这一功能的部件称为中断系统，请求CPU中断的请求源称为中断源。 中断系统是为处理机对外界异步事件具有处理能力而设置的。中断系统的概念单片机与外部事件信息的交换方式：查询方式和中断方式。中断方式CPU效率高。 常见的中断类型屏蔽中断：是通过指令使中断系统与外界隔开，使外界发来的中断请求不起作用。常见非屏蔽中断：这是计算机要处理的中断方式，不能用软件屏蔽。一般用于掉电等紧急情况。软件中断：这是一种用指令系统中专门的中断指令来实

22、现的一种中断。用于程序中断点的设置，便于程序调试。对单片机的多个中断源进行管理。中断系统的任务包括以下几个方面：中断系统的任务开中断或关中断：这是CPU能否接收中断申请的关键。只有在开中断的情况下，才有可能接收中断源的申请。中断的开放或关闭通过指令实现。中断的排队：对于多中断源系统，在开中断的条件下，如果有若干个中断申请同时发生，就需要决定先对哪一个中断申请进行响应。也就是说要对中断源作一个优先的排队。中断的响应：单片机在响应了中断源的申请时，应使CPU从主程序转去执行中断服务子程序，同时要把断点地址送入堆栈进行保护，以便在执行完中断服务子程序后能返回到原来的断点，继续执行主程序。中断系统还要

23、能确定各个被响应中断源的中断服务子程序的入口。中断响应原则：根据中断源的轻重缓急排队，优先处理最紧急事件的中断请求源（每一个中断源有一个优先级别）。中断源有高、低两个优先级，可实现两级中断嵌套。当CPU正在处理一个中断源请求时，发生了另一个优先级比它高的中断源请求。如果CPU能够暂停对原来中断源的处理程序，转而去处理优先级更高的中断源请求，处理完以后，再回到原来的低级中断处理程序。这就是中断嵌套。中断的嵌套51系列单片机有5个中断源，分为内部中断和外部中断。两个外部中断源从INT0(P3.2)和INT1(P3.3)端子输入。外部中断请求信号有两种方式：电平输入方式和负边沿输入方式。电平输入方式

24、：在INT0和INT1端子上检测到低电位即为有效的中断申请。负边沿输入方式：要检测到负脉冲跳变才为有效申请。从面向用户的角度来看，51系列单片机的中断系统就是若干个特殊功能寄存器：定时器运行控制寄存器TCON;中断允许寄存器IE；中断优先级寄存器IP；串行口控制寄存器SCON。其中，TCON和SCON只有一部分位用于中断控制。通过对特殊功能寄存器各位的置位或复位来实现中断控制功能的。中断的撤除：在响应中断申请以后，返回主程序之前，中断申请应该撤除，否则就等于中断申请仍然存在，这会影响对其他中断申请的响应。51系列单片机只能对一部分中断申请在响应之后能自动撤除。TCON中与中断有关的各控制位：I

25、T0:选择外中断INT0的中断触发方式。IT0=1电平输入方式；IT0=0负边沿输入方式。IT0的状态由指令置位或复位。IE0:外中断INT0的中断申请标志。当检测到INT0上存在有效中断申请时，由硬件使IE0置位。当CPU 转向中断服务程序时，由硬件清0。IT1:IE1：与中断有关的寄存器51系列单片机中断的开放和关闭是由中断允许寄存器IE来实现两级控制的。就是有一个总控位EA, EA=0关闭所有中断。EA=1，对各中断源的申请是否开放，还要看各中断源的中断允许控制位。中断允许寄存器IE串行口控制寄存器SCONEA：CPU中断允许的总控制位。ES：串行口中断允许位。ES=1串行口开中断，ES

26、=0关中断。ET1：T1的溢出中断允许位。ET1=1允许T1溢出中断，ET1=0不允许T1溢出中断。EX1：外部中断1(INT1)的中断允许位。EX1=1允许外部中断1的中断申请，EX1=0不允许中断。ET0：T0的溢出中断允许位。EX0 ：外部中断0(INT0)的中断允许位。IE寄存器的单元地址为A8H,各位都可以位寻址，位地址为（A8HAFH）。既可字节寻址也可位寻址。中断优先级寄存器IPPS：串行口中断优先级控制位。PT1：T1中断优先级控制位。PX1：外部中断INT1中断优先级控制位。PT0：T0中断优先级控制位。PX0：外部中断INT0中断优先级控制位。相应位为1则为高，为0则为低。

27、IP的字节地址为B8H,可位寻址，位地址为B8HBCH。当两个同优先级级别的中断申请同时来到时，按固有的次序来处理中断响应。51系列单片机在接收到发来的中断申请以后，先把这些中断申请锁定在相应的中断标志位中，然后在下一个机器周期按内部优先顺序和中断优先级分别来查询这些标志，并在一个机器周期之内完成检测和优先级排队。中断响应过程响应中断的条件必须没有同级或更高级的中断正在得到响应。如果有则必须等CPU为它们服务完之后才能响应新的中断申请。必须要等当前正在执行的指令执行完毕之后，CPU才能响应新的中断申请。若正在执行的指令是RETI或是任何访问IE或IP寄存器的指令，则必须要在执行完另外一条指令之

28、后才可以响应新的中断申请。若条件满足，CPU就在下一个机器周期响应中断，完成两件工作：把中断点的地址送入堆栈保护；根据中断的不同来源把程序的执行转到相应的中断服务子程序的入口。CPU响应中断之后，中断请求被锁存在了TCON和SCON的相应的标志位。当某个中断请求得到响应之后，相应的中断标志位应该予以清除，否则CPU又会继续查询这些标志位而认为又有新的中断申请来到，实际上这些中断申请并不存在。因此，存在中断请求的撤除问题。在51系列中的5个中断源中，有两种是可以自动撤除的：定时器中断和外部中断。对于串行口的中断标志TI和RI，中断系统不予以自动撤除。在响应串行口中断之后要先测试这两个标志位，以决

29、定是接收还是发送，所以不能立即撤销。但在使用完后应使其复零，以结束这次中断申请。复位操作可在中断服务子程序中用指令实现。中断系统的初始化51系列单片机在响应中断之前，必须对中断系统进行初始化。中断系统的初始化需要完成以下操作：开中断；确定各中断源的优先级；若为外部中断，应规定触发方式。（电平或负边沿）定时器中断应用举例：要求T0产生1ms的定时，并使输出周期为2ms的方波。工作方式1，fosc=12MHz 计算T0的初始值：x=64536 或 x=0FC18H程序：MOV TMOD, #01H MOV TL0, #18H MOV TH0, #0FCH SETB TR0 JBC TF0, CON

30、T AJMP LOOP MOV TL0, #18H MOV TH0, #0FCH CPL P1.0 AJMP LOOP LOOP：CONT：MOV TMOD, #01H MOV TL0, #18H MOV TH0, #0FCH MOV IE, #82H SETB TR0 AJMP LOOP LJMP ICONT MOV TL0, #18H MOV TH0, #0FCH CPL P1.0 RETI STT：LOOP：ICONT：000BH：2.2 主机电路2.2.1 外接存储器程序存储器数据存储器扩展存储器的必要性：满足需要较大存储容量的智能仪表的需要 外接存储器的类别半导体存储器的分类及特性按

31、读写方式分类半导体存储器Flash ROMEEPROMEPROMROMROMROMROM可擦除可编程掩膜动态静态型双极型MOSRAMSRAMDRAMRAM 6116、6264、62128、62256等EPROM 2732、2764、27256、27512等EEPROM 2816、2864等单片机与外部存储器I/O的连接当PSEN有效时，CPU通过P0口读取外扩ROM中的指令字节。对外部RAM的读写由RD和WR控制。第一类指令第二类指令读：MOV DPTR, #addr16 MOVX A, DPTR写：MOV A, #data MOVX DPTR, A读： MOV P2, #addr.H8 MO

32、VX A, Ri写：MOV A, #data MOVX Ri, ACPU与外部RAM之间的数据交换它们之间的数据交换是通过累加器A来实现的，具体的可通过以下指令完成。2.2.2 外接I/O(8155)三态缓冲器74LS373、8212、8282接口芯片8155、8255可编程门阵列GAL、PAL可编程逻辑器件 PLD现场可编程门阵列 FPGAPLD 可编程逻辑器件（Programable Logic Device）,FPGA现场可编程门阵列（Field Programable Gate Array) 两者的功能基本相同，实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或

33、PLD/FPGA。典型的PLD由一个“与”门和一个“或”门阵列组成，任意一个组合逻辑都可以用“与一或”表达式来描述，所以，PLD能以乘积和的形式完成大量的组合逻辑功能 PLD 、FPGAPLD能完成任何数字器件的功能，上至高性能CPU,下至简单的外围电路，都可以用PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由地设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。它的推出

34、给数字系统的设计带来了全新的概念，数字系统的设计变得更加方便、高效。随着计算机的普及和PLD器件价格的不断下降，使得普通用户开发和应用PLD器件成为现实。PLD器件已成为当今集成电路发展最快的品种之一。总而言之：接口芯片81558155具有256字节的RAM、两个8位并行口、一个6位并行口和一个14位的减法计数器。8155芯片引脚接口信号线AD(07)为地址数据线。用于CPU和8155之间的信息交换，（地址、数据、命令、状态信息）。RD:读选通信号线WR:写选通信号线CE:选片信号线IO/M:RAM/IO的选择线。CE=0、IO/M=0时，CPU对RAM进行读写，RAM编址00H0FFH; C

35、E=0、IO/M=1时，CPU对I/O口进行读写，I/O编址见下页。8155芯片引脚A7A6A5A4A3A2A1A0I/O口000命令状态口001PA口010PB口011PC口100定时器低8位寄存器101定时器高6位寄存器，方式寄存器2位8155 I/O口编址ALE为地址锁存信号输入线。ALE的下降沿将CPU输出到AD上的地址信息及CE、IO/M状态锁存到8155的内部寄存器。TIMERIN、TIMEROUT分别为定时/计数器的输入线和输出线。8155芯片引脚I/O口的工作方式命令寄存器命令寄存器对8155的I/O工作方式进行选择，该命令寄存器只能写入，不能读出。其中低4位定义I/O的工作方

36、式，D4、D5为A、B口的中断控制位，D6、D7为定时器的运行控制位。命令寄存器0：B口为输入方式；1： B口为输出方式0：B口为输入方式；1： B口为输出方式命令寄存器00(ALT1)：A、B口为基本输入输出，C口为输入11(ALT2)：A、B口为基本输入输出，C口为输出01(ALT3)： A口选通输入输出、 B口为基本输入输出。PC0：AINTR，PC1：ABF，PC2：ASTB。PC3-5：输出10(ALT4)： A、B口均为选通输入输出PC0：AINTR，PC1：ABF，PC2：ASTBPC3：BINTR，PC4：BBF，PC5：BSTB命令寄存器IEA：A口的中断控制位IEB：B口的中断控制位0：禁止中断1：允许中断0：禁止中断1：允许中断命令寄存器TM1、TM2：定时器的运行控制位00：空操作，不影响计数器操作01：停止定时器操作10：若定时器正常计数，长度减为0时停止计数11：启动，置定时器方式和长度后立即启动计数； 若正在计数，溢出后按新的方式和长度计数状态寄存器用于锁存8155的I/O口和定时器的当前状态，供CPU查询。状态寄存器口只能读出，不能写入，且它与命令寄存器共享一个口地址0，CPU写入的是命令字，读出的是8155的状态。INTRA:A口中断请求标志ABF:A口缓冲器满空标志INTEA:A口中断允许标志INTRB:B口中断请求标志BBF:B