现场可编程门阵列FPGA模拟电路设计研究硕士研究生论文

1、 . .PAGE171 / NUMPAGES185 .电 子 科 技 大 学UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY OF CHINA硕士学位论文MASTER DISSERTATION论 文 题 目：现场可编程门阵列(FPGA)模拟电路设计研究学科专业：微电子学与固体电子学独 创 性 声 明本人声明所呈交的学位论文是本人在导师指导下进行的研究工作与取得的研究成果。据我所知，除了文中特别加以标注和致的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本

2、研究所做的任何贡献均已在论文中作了明确的说明并表示意。签名： 日期： 年 月 日关于论文使用授权的说明本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定，有权保留并向国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅和借阅。本人授权电子科技大学可以将学位论文的全部或部分容编入有关数据库进行检索，可以采用影印、缩印或扫描等复制手段保存、汇编学位论文。(的学位论文在解密后应遵守此规定)签名： 导师签名：日期： 年 月 日摘 要FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，是在PAL、GAL、EPLD等可编程器件基础上进一步发展

3、的产物。作为专用集成电路(ASIC)领域中的一种半定制电路产品，该产品既解决了定制电路的不足，又避免了原有可编程器件门电路资源有限的缺点。随着工艺尺寸的逐渐减小，现场可编程门阵列FPGA与专用集成电路ASIC之间的性能差异正在逐渐减小。相比较ASIC而言，由于FPGA 的动态可重配置特性极大降低了电路设计公司在产品设计过程中的设计风险与设计成本，缩短了产品上市的时间，减少了用户升级系统所带来的硬件花费。因此，越来越多的电路设计公司开始逐渐使用FPGA作为产品研发与测试的硬件平台。本课题来源为总装备部国防技术重点预研项目和国家863研究发展计划中“可编程逻辑器件”课题的子项目。课题的目的是研究工

4、作电压为2.5 V 的FPGA芯片中模拟电路的设计方法，其研究围主要包括I/O接口电路和FPGA芯片的电源模块。本课题打破了FPGA核心关键设计技术和产品制造被国外公司所垄断的不利局面，满足了国防和工业生产的需要。本论文采用正向和逆向相结合的设计方法，以正向设计思想为指导方向，同时借鉴国外先进的设计经验，以研制支持多达16种高性能接口标准的可动态配置I/O端口，最高工作频率为200MHz，可用逻辑资源为10万门，部包含总量达40K的用户可用RAM阵列，消耗晶体管个数为530万的现场可编程门阵列FPGA芯片为突破口，完成了可用I/O管脚资源为180、404和512的系列FPGA产品模拟电路的设计

5、。其中I/O管脚资源为180的FPGA产品具有小于4.8ns的输入延时和小于4.0ns的输出延迟，并能够满足FPGA芯片200MHz的最高工作频率。本文中的电路采用TSMC 0.22um 1P5M标准CMOS工艺制程，使用全定制电路与版图设计方法。经仿真验证，该系列FPGA产品所达到的主要技术参数指标，均优于国外同类产品水平。本文的主要创新点为利用SRAM技术的在系统可编程特性，结合模拟电路设计方法的特点，提供了一种能够同时满足多标准接口应用与可动态配置要求的I/O接口电路结构。该结构相比过去的各种I/O接口电路结构而言，不但节约了芯片面积，而且能够支持多种不同的接口标准。本文所设计的多标准高

6、性能接口电路已应用在采用瓷封装形式的FPGA中，该产品解决了国外同类型产品没有军品级器件的问题，满足重点军事工程的需求。本文所设计的电路已完成后端版图设计与仿真验证，目前处于流片阶段，其他系列产品的设计均按型谱项目的进度要求正在进行中。该系列产品的研制成功打破了国外对该系列器件的禁运，为我军关键电子元器件的国产化贡献了力量。关键词：FPGA 可动态配置I/O 多标准 5V容许 Weak-Keeper ABSTRACTFPGA was the abbreviation of the Field Programmable Gate Array .It was base on the program

7、mable divices ,such as PAL and EPLD.It offset the ASICs disadvantage whose logic resouce was too less.With the character size smaller and smaller ,the distance of performance between FPGA and ASIC was smaller and smaller.But FPGA decreased the risk and cost in the product design, for its character o

8、f the dynamic reuse ,and shorten the time which the product come into the market.And more and more Fabless began to use it as the design and test platform.This research subject came from Hi-Tech Research and Development Program of China and General Equipment Headquarters. It aimed at developing seri

9、es products of 2.5v FPGA, including I/O interface circuit and power system, breaking through the adverse situation as all of the FPGA products and design technology were monopolized by several American companies, and satisfying urgent demands of national defence.A method of “top-down” design and rev

10、erse design was adopted in this paper. We took the idea of “top-down” design as guidance, as well as used foreign advanced design experience for reference and developed a FPGA containing 20*30 CLB-arrays, an internal counter of 200MHz, 100K gates，supporting 16 high-performance interface standards as

11、 a breakthrough, a series of FPGA family products, whose maximum available I/O number is 180 , 404 and 512, have been developed respectively. The 180-I/O FPGA has a 4.8ns pin-to-pin input delay and 4.0ns pin-to-pin output delay or less. This paper was based on a 0.22um 1P5M standard CMOS technology

12、process, and on a design technology of custom layout. The primary technology parameters of the FPGA family products accomplish the foreign advanced level of kindred products.New idea of our research subject was a new I/O cicuit structure by using the SRAM array design to realize in-system programmab

13、le and the characters of analog cicuit design.This structure can reduce the chip area and give higher performance.The 180-I/O FPGA chip with ceramic packages solved the problem that there were no military devices in foreign kindred products and satisfied the requirement of important military enginee

14、ring. This product has been finished the layout design.Other designs of the FPGA series were completed and were ahead of the schedule of plan. The products were used and approbated by many customer, we broke the forbiddance for the devices by foreign countries, and contributed that the key device ca

15、n be established in China for our army.Keywords: FPGA Dynamic-configuration I/O Multi-standards5V-tolerance Weak-keeper目 录 TOC o 1-5 h z u HYPERLINK l _Toc196017912第一章 绪 论 PAGEREF _Toc196017912 h 1HYPERLINK l _Toc1960179131.1 课题的背景和意义 PAGEREF _Toc196017913 h 1HYPERLINK l _Toc1960179141.1.1 现场可编程门阵列简

16、介 PAGEREF _Toc196017914 h 2HYPERLINK l _Toc1960179151.1.2 SRAM编程技术介绍 PAGEREF _Toc196017915 h 3HYPERLINK l _Toc1960179161.1.3 FPGA和ASIC的对比 PAGEREF _Toc196017916 h 4HYPERLINK l _Toc1960179171.1.4 市场需求分析 PAGEREF _Toc196017917 h 6HYPERLINK l _Toc1960179181.2 国外研究现状与发展趋势 PAGEREF _Toc196017918 h 7HYPERLIN

17、K l _Toc1960179191.2.1 国外研究现状 PAGEREF _Toc196017919 h 7HYPERLINK l _Toc1960179201.2.2 国研究现状 PAGEREF _Toc196017920 h 12HYPERLINK l _Toc1960179211.2.3 未来发展趋势 PAGEREF _Toc196017921 h 13HYPERLINK l _Toc1960179221.3 主要容、创新与论文安排 PAGEREF _Toc196017922 h 13HYPERLINK l _Toc196017923第二章 FPGA多标准兼容可编程I/O相关技术研究

18、PAGEREF _Toc196017923 h 16HYPERLINK l _Toc1960179242.1 架构技术研究 PAGEREF _Toc196017924 h 16HYPERLINK l _Toc1960179252.1.1 学术FPGA架构技术研究 PAGEREF _Toc196017925 h 16HYPERLINK l _Toc1960179262.1.1.1 FPGA算法研究 PAGEREF _Toc196017926 h 16HYPERLINK l _Toc1960179272.1.1.2 FPGA整体架构研究 PAGEREF _Toc196017927 h 17HYPE

19、RLINK l _Toc1960179282.1.2 商业FPGA架构技术研究 PAGEREF _Toc196017928 h 19HYPERLINK l _Toc1960179292.1.2.1 Xilinx公司FPGA架构 PAGEREF _Toc196017929 h 19HYPERLINK l _Toc1960179302.1.2.2 Altera公司FPGA架构 PAGEREF _Toc196017930 h 20HYPERLINK l _Toc1960179312.1.2.3 各类FPGA架构分析 PAGEREF _Toc196017931 h 21HYPERLINK l _Toc

20、1960179322.2 多标准兼容可编程I/O技术研究 PAGEREF _Toc196017932 h 21HYPERLINK l _Toc1960179332.2.1 电平接口标准研究 PAGEREF _Toc196017933 h 21HYPERLINK l _Toc1960179342.2.1.1 专业术语 PAGEREF _Toc196017934 h 22HYPERLINK l _Toc1960179352.2.1.2 接口标准分类 PAGEREF _Toc196017935 h 22HYPERLINK l _Toc1960179362.2.2 CMOS I/O设计技术研究 PAG

21、EREF _Toc196017936 h 27HYPERLINK l _Toc1960179372.2.3 CPLD编程I/O技术研究 PAGEREF _Toc196017937 h 28HYPERLINK l _Toc1960179382.2.3.1 CPLD可编程I/O设计技术 PAGEREF _Toc196017938 h 28HYPERLINK l _Toc1960179392.2.3.2 CPLD I/O输出skew控制设计技术 PAGEREF _Toc196017939 h 28HYPERLINK l _Toc1960179402.2.4 FPGA可编程I/O技术研究 PAGERE

22、F _Toc196017940 h 30HYPERLINK l _Toc1960179412.2.4.1 FPGA可编程I/O技术研究 PAGEREF _Toc196017941 h 30HYPERLINK l _Toc1960179422.2.4.2 FPGA中可编程I/O的分类 PAGEREF _Toc196017942 h 31HYPERLINK l _Toc1960179432.2.5 可编程技术I/O比较 PAGEREF _Toc196017943 h 31HYPERLINK l _Toc196017944第三章 FPGA多标准兼容可编程I/O设计与验证 PAGEREF _Toc19

23、6017944 h 32HYPERLINK l _Toc1960179453.1 设计技术参数和设计要求 PAGEREF _Toc196017945 h 32HYPERLINK l _Toc1960179463.1.1 设计要求 PAGEREF _Toc196017946 h 32HYPERLINK l _Toc1960179473.1.2 设计技术参数 PAGEREF _Toc196017947 h 35HYPERLINK l _Toc1960179483.2 FPGA可编程标准I/O设计 PAGEREF _Toc196017948 h 36HYPERLINK l _Toc196017949

24、3.2.1 总体结构 PAGEREF _Toc196017949 h 36HYPERLINK l _Toc1960179503.2.2 设计原理和设计方法 PAGEREF _Toc196017950 h 38HYPERLINK l _Toc1960179513.2.2.1 输出缓冲器 PAGEREF _Toc196017951 h 39HYPERLINK l _Toc1960179523.2.2.2 输入缓冲器 PAGEREF _Toc196017952 h 41HYPERLINK l _Toc1960179533.2.2.3 I/O BANK介绍 PAGEREF _Toc196017953

25、h 44HYPERLINK l _Toc1960179543.3 FPGA可编程非标准I/O设计 PAGEREF _Toc196017954 h 45HYPERLINK l _Toc1960179553.3.1 全局时钟输入管脚 PAGEREF _Toc196017955 h 45HYPERLINK l _Toc1960179563.3.2 配置控制信号输入管脚 PAGEREF _Toc196017956 h 47HYPERLINK l _Toc1960179573.3.3 配置控制信号输出管脚 PAGEREF _Toc196017957 h 48HYPERLINK l _Toc1960179

26、583.4 FPGA可编程标准I/O核心电路设计 PAGEREF _Toc196017958 h 48HYPERLINK l _Toc1960179593.4.1 输出数据通路设计 PAGEREF _Toc196017959 h 48HYPERLINK l _Toc1960179603.4.1.1 输出数据选择控制单元UIO_OUTMUX PAGEREF _Toc196017960 h 48HYPERLINK l _Toc1960179613.4.1.2 输出数据缓冲器单元UIO_OUTBUF PAGEREF _Toc196017961 h 50HYPERLINK l _Toc19601796

27、23.4.2 输入数据通路设计 PAGEREF _Toc196017962 h 64HYPERLINK l _Toc1960179633.4.2.1 输入缓冲器单元设计UIO_INBUF PAGEREF _Toc196017963 h 64HYPERLINK l _Toc1960179643.4.2.2 输入数据阈值损失补偿单元UIO_REFIN PAGEREF _Toc196017964 h 71HYPERLINK l _Toc1960179653.4.2.3可编程延迟与输入通道选择模块 PAGEREF _Toc196017965 h 75HYPERLINK l _Toc1960179663

28、.4.3 I/O工作模式控制与配置单元设计 PAGEREF _Toc196017966 h 77HYPERLINK l _Toc1960179673.4.3.1 配置信息存储与选择单元设计 PAGEREF _Toc196017967 h 77HYPERLINK l _Toc1960179683.4.3.2 I/O工作模式控制单元设计 PAGEREF _Toc196017968 h 79HYPERLINK l _Toc1960179693.4.4 边界扫描链与输入输出寄存器单元设计 PAGEREF _Toc196017969 h 81HYPERLINK l _Toc1960179703.4.5

29、输入输出保护与PCI接口标准控制电路 PAGEREF _Toc196017970 h 85HYPERLINK l _Toc1960179713.4.5.1 5V容许保护电路 PAGEREF _Toc196017971 h 85HYPERLINK l _Toc1960179723.4.5.2 weak keeper数据保持单元 PAGEREF _Toc196017972 h 91HYPERLINK l _Toc1960179733.4.5.3 上拉和下拉电阻 PAGEREF _Toc196017973 h 93HYPERLINK l _Toc1960179743.5 多标准兼容非标准I/O接口核

30、心电路设计 PAGEREF _Toc196017974 h 93HYPERLINK l _Toc1960179753.5.1 全局时钟输入I/O单元设计 PAGEREF _Toc196017975 h 93HYPERLINK l _Toc1960179763.5.5.1 时钟输入缓冲器单元AGCK_IN PAGEREF _Toc196017976 h 94HYPERLINK l _Toc1960179773.5.5.2 配置点存储单元模块ARRSRAM_DOWN PAGEREF _Toc196017977 h 96HYPERLINK l _Toc1960179783.5.5.3 边界扫描单元模

31、块BSCAN_B PAGEREF _Toc196017978 h 97HYPERLINK l _Toc1960179793.5.5.4 全局输入时钟延迟补偿模块GCLK_COMPENSATION PAGEREF _Toc196017979 h 97HYPERLINK l _Toc1960179803.5.2 配置控制信号输入管脚 PAGEREF _Toc196017980 h 104HYPERLINK l _Toc1960179813.5.3 配置控制信号输出管脚 PAGEREF _Toc196017981 h 105HYPERLINK l _Toc1960179823.6 多标准I/O接口电

32、路的扩展 PAGEREF _Toc196017982 h 106HYPERLINK l _Toc1960179833.6.1 LVDS接口标准介绍 PAGEREF _Toc196017983 h 106HYPERLINK l _Toc1960179843.6.2 电路实现原理 PAGEREF _Toc196017984 h 108HYPERLINK l _Toc1960179853.7定制版图设计 PAGEREF _Toc196017985 h 108HYPERLINK l _Toc1960179863.8 整体电路功能与参数仿真 PAGEREF _Toc196017986 h 109HYPE

33、RLINK l _Toc196017987第四章 FPGA电源与时钟系统研究与设计 PAGEREF _Toc196017987 h 112HYPERLINK l _Toc1960179884.1 DLL电源系统设计 PAGEREF _Toc196017988 h 112HYPERLINK l _Toc1960179894.1.1 设计要求 PAGEREF _Toc196017989 h 112HYPERLINK l _Toc1960179904.1.2 设计原理 PAGEREF _Toc196017990 h 113HYPERLINK l _Toc1960179914.1.3 基准电路单元设计

34、 PAGEREF _Toc196017991 h 114HYPERLINK l _Toc1960179924.1.4 低通滤波单元设计 PAGEREF _Toc196017992 h 117HYPERLINK l _Toc1960179934.1.5 整形电路单元设计 PAGEREF _Toc196017993 h 120HYPERLINK l _Toc1960179944.1.6 整体电路仿真 PAGEREF _Toc196017994 h 121HYPERLINK l _Toc1960179954.2 上电复位电路单元设计 PAGEREF _Toc196017995 h 124HYPERL

35、INK l _Toc1960179964.2.1 设计要求 PAGEREF _Toc196017996 h 124HYPERLINK l _Toc1960179974.2.2 设计原理 PAGEREF _Toc196017997 h 126HYPERLINK l _Toc1960179984.2.3 整体电路设计 PAGEREF _Toc196017998 h 126HYPERLINK l _Toc1960179994.2.4 整体电路仿真 PAGEREF _Toc196017999 h 131HYPERLINK l _Toc1960180004.2.5 定制版图设计 PAGEREF _Toc

36、196018000 h 132HYPERLINK l _Toc1960180014.3 SRAM电源系统设计 PAGEREF _Toc196018001 h 133HYPERLINK l _Toc1960180024.3.1 设计要求 PAGEREF _Toc196018002 h 133HYPERLINK l _Toc1960180034.3.2 设计原理 PAGEREF _Toc196018003 h 133HYPERLINK l _Toc1960180044.3.3 电压比较器单元设计 PAGEREF _Toc196018004 h 134HYPERLINK l _Toc19601800

37、54.3.4 SRAMVDD电压控制单元设计 PAGEREF _Toc196018005 h 135HYPERLINK l _Toc1960180064.3.5 整体电路仿真 PAGEREF _Toc196018006 h 139HYPERLINK l _Toc1960180074.4 部配置时钟发生电路单元 PAGEREF _Toc196018007 h 141HYPERLINK l _Toc1960180084.4.1 设计要求 PAGEREF _Toc196018008 h 141HYPERLINK l _Toc1960180094.4.2 设计原理 PAGEREF _Toc196018

38、009 h 143HYPERLINK l _Toc1960180104.4.3 振荡器单元设计 PAGEREF _Toc196018010 h 145HYPERLINK l _Toc1960180114.4.4 整体电路设计与仿真 PAGEREF _Toc196018011 h 147HYPERLINK l _Toc1960180124.4.4 定制版图设计 PAGEREF _Toc196018012 h 152HYPERLINK l _Toc1960180134.5 FPGA部模拟电路单元综述 PAGEREF _Toc196018013 h 152HYPERLINK l _Toc196018

39、014第五章 FPGA系列产品的模拟电路设计与验证 PAGEREF _Toc196018014 h 154HYPERLINK l _Toc1960180155.1 FPGA系列产品设计方法 PAGEREF _Toc196018015 h 154HYPERLINK l _Toc1960180165.2 FPGA系列产品的模拟电路异同点 PAGEREF _Toc196018016 h 155HYPERLINK l _Toc1960180175.2.1 一样点 PAGEREF _Toc196018017 h 155HYPERLINK l _Toc1960180185.2.2 不同点 PAGEREF

40、_Toc196018018 h 156HYPERLINK l _Toc1960180195.3 FPGA 系列产品的模拟电路设计与实现 PAGEREF _Toc196018019 h 156HYPERLINK l _Toc196018020第六章 FPGA 可编程I/O接口电路测试方法研究 PAGEREF _Toc196018020 h 158HYPERLINK l _Toc1960180216.1 I/O接口电路测试方法研究 PAGEREF _Toc196018021 h 158HYPERLINK l _Toc1960180226.2 I/O接口电路测试方案 PAGEREF _Toc1960

41、18022 h 159HYPERLINK l _Toc196018023第七章 结 论 PAGEREF _Toc196018023 h 162HYPERLINK l _Toc196018024致 PAGEREF _Toc196018024 h 164HYPERLINK l _Toc196018025参考文献 PAGEREF _Toc196018025 h 165HYPERLINK l _Toc196018026攻硕期间取得的研究成果 PAGEREF _Toc196018026 h 167第一章 绪论1.1 课题的背景和意义FPGA是英文Field Programmable Gate Array

42、的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。作为专用集成电路(ASIC)领域中的一种半定制电路，该产品既解决了定制电路的不足，又克服了原有类型的可编程器件门电路数有限的缺点。由于FPGA产品具有上市时间短、设计成本低、便于升级与重复使用的特点，目前被广泛应用在通信、航天、航空、导航、遥感、遥测、程控交换机等军、民用领域1。FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个新概念，部包括可配置逻辑模块CLB(Configurable Logic Block)、输出输入模块IOB(Input Output Block)和

43、部连线(Interconnect)三个主要部分。对于一个实际投入商业与工业应用的FPGA而言，没有I/O接口、上电复位和电源系统等模拟电路模块就不能保证FPGA在各种实际应用环境中正常工作。因此对于投入实际应用的FPGA产品而言，模拟电路的设计是至关重要的。但是，由于中国集成电路产业受到产业高速增长与核心技术长期受制国外技术壁垒的双重影响，出现了产业规模盲目扩大与产品效益低下并存，外资大量进入与本土大企业缺失并存的尴尬局面。由于外资的巨大贡献，中国的整机制造产业(包括计算机、通信设备制造和视听产业)仍具有较强的国际竞争力，而本土的元器件研发产业在全球所占的份额则十分有限。这一格局在客观上反映了

44、国的企业与科研院所尚不具备与跨国公司开展全面竞争，中国电子信息产业仍处于加工组装阶段的现实。因此，从某种意义上来讲，中国电子产业的基础研发能力大而不强。基于以上原因，国在可编程逻辑器件领域尚处于起步阶段，研究大多集中于电路综合和布局布线算法理论。对于实际的FPGA芯片设计，尤其是商业化FPGA芯片中模拟电路的设计与研究尚未有成功先例。因此，掌握了FPGA模拟电路设计技术，可以加速我国FPGA研制进程，缩短与先进国家水平的差距，从而在军事和国民经济各领域发挥良好的经济效益和社会效益。1.1.1 现场可编程门阵列简介所谓现场可编程门阵列(FPGA)是指可以方便地通过实时下载不同的配置位流文件(bi

45、t stream)，而实现不同逻辑功能的门阵列芯片。20世纪80年代中期，Altera和Xilinx分别推出了与标准门阵列类似的FPGA，它具有体系结构和逻辑单元灵活、集成度高以与适用围宽等特点。这种器件兼容了PLD和通用门阵列的优点，可实现较大规模的电路，编程也很灵活。与其它ASIC相比，它们具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以与可实时在线检验等优点。与PAL、GAL器件相比，它的优点是可以实时地对置的SRAM或EPROM编程，以实时地改变器件功能，实现现场可编程(基于EPROM型)或在线重配置(基于SRAM型)。因此，FPGA被广泛应用于产品的原型

46、设计和产品生产之中，几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA器件。FPGA通常包含三类可编程资源：可编程逻辑功能块、可编程I/O块和可编程互连。可编程逻辑功能块是实现用户功能的基本单元，它们通常排列成一个阵列，散布于整个芯片；可编程I/O单元实现芯片上逻辑与外部封装脚的接口，围绕着阵列于芯片四周;可编程部互连包括各种长度的线段和编程连接开关，它们将各个可编程逻辑块或I/O块连接起来，构成特定功能的电路。不同厂家生产的FPGA在可编程逻辑块的规模，部互连线的结构和采用的可编程元件上存在较大的差异。目前，在市场上比较常用的是Xilinx和Altera公司的FPGA

47、器件。由于FPGA 能够减少电子系统的开发风险和开发成本(NRE)，同时有效的缩短上市时间(time to market)，并且通过在系统编程、远程在线重构等技术降低了维护和升级成本，因此在通信、控制、数据计算等领域得到了广泛的应用。FPGA 的发展推动了先进制造工艺和封装工艺的出现，通过全定制的电路和版图设计方法所进行的设计优化，使FPGA 在逻辑密度、性能、功能和功耗方面得到大幅改善，成本显著下降。随着FPGA 在功能、密度、速度上的不断提升与成本的降低，用户需求与协议标准的变化，FPGA 芯片由于其便利的可升级性，不但被用来制作原型机，而且还被大量地应用到网络、消费电子、科研、航天与国防

48、的许多最终产品中，成为一系列电子系统的核心。1.1.2SRAM编程技术介绍通过对熔丝、EPROM、EEPROM、 SRAM，反熔丝和Flash等可编程技术的研究，总结可编程逻辑器件可编程技术的特性，见表1-1。表1-1 可编程开关技术比较编程技术可重复编程易失性制造工艺熔丝否否BipolarEPROM电路外否UVCMOSEEPROM在电路否EECMOSSRAM在电路是CMOS反熔丝否否CMOS+Flash在电路否FlashSRAM编程技术最先使用是在Xilinx公司的FPGA产品中，现在已经广泛使用在其他公司的FPGA产品中。基于该种编程技术的FPGA的可编程互联、可编程I/O、CLB单元的的

49、配置信息都存储于SRAM阵列中。图11示出了Xilinx公司的一个5管SRAM配置单元，该单元是由首尾相连的两个反相器和一个导通晶体管构成的2。图1-1 5管SRAM配置单元SRAM技术的优点是采用标准CMOS工艺，可重复设计和在系统可重配置。缺点是易失性，每次断电后SRAM的数据就不存在了。所以在使用SRAM型FPGA时需要外挂存储单元(通常是PROM)，这样在每次上电时，从存储器中装载配置数据。另外，采用SRAM技术编程的FPGA所需芯片面积是最大的，这是由于通常一个SRAM单元都需要56个单管组成3。由于本次课题采用的制造工艺是标准CMOS工艺，所以选择SRAM做为FPGA部各个配置点配

50、置信息的存储单元，并且结合SRAM在系统可重配置的特性，利用模拟电路的设计方法，实现兼容多种接口标准的在线可重配置I/O接口电路的设计。1.1.3FPGA和ASIC的对比目前在电子行业使用比较多的产品主要有ASIC和FPGA，在这两者之间FPGA是最具有技术优势的一种产品，并且具有逐渐取代ASIC的趋势。ASIC是专用集成电路的英文简称。在过去的一段时间中，ASIC设计技术一直是集成电路设计市场的主流。一般说来，ASIC主要针对大批量生产的专用产品，以尽可能的降低生产设计成本。而FPGA由于其良好的可配置特性广泛应用小批量的产品设计中，尤其是在ASIC的原型验证阶段经常使用FPGA来构建硬件平

51、台。但是随着FPGA在性能、密度上的提升，以与芯片制造工艺的改进导致的NRE成本激增，使ASIC的市场逐渐被FPGA所占据。对于ASIC与没有使用嵌入式硬核基于LUT的FPGA(图1-2)而言，ASIC与FPGA的延迟性能大概相差1214倍，并且该结果针对0.25um90nm的CMOS工艺都是基本适用的。不考虑性能的情况下，对于实现一样的逻辑功能而言，没有使用硬核的FPGA比ASIC面积大35倍，动态功耗增加14倍以上。图1-2 不包含嵌入式硬核的FPGA电路结构图为了逐渐减小FPGA与ASIC之间的性能差异，尤其是降低FPGA与ASIC的功耗和面积差距，越来越多的嵌入式硬核被加入到FPGA芯

52、片中去。硬核的使用大大降低了FPGA的芯片面积和动态功耗，但是对于芯片速度的提升而言影响不是很明显，因此要根据具体的应用要求来选择合适的FPGA使用方法。而减小的芯片面积可以大幅度的降低互联线电容和负载电容的影响，所以根据动态功耗的公式可以知道，随着面积的减小，电容也相应减小，从而降低了芯片的动态功耗。在一样性能的条件下，使用硬核的FPGA和ASIC相比，面积增大5倍，动态功耗增大7.112倍，速度慢3.44.6倍4。正是由于嵌入式硬核的使用，减小了FPGA与ASIC之间在性能上的差距。因此，在当今的FPGA设计中越来越多的嵌入式硬核被加入到FPGA结构中去，最常见的有高速I/O接口电路、RA

53、M阵列、硬件乘法器和DLL单元。用户可对FPGA部的逻辑模块和I/O模块重新配置，以实现用户的逻辑。它还具有静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改。作为专用集成电路(ASIC)领域中的一种半定制电路，FPGA既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。可以毫不夸的讲，FPGA能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用FPGA来实现。FPGA如同一白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，可以事先验证设计的正确性。在PCB完成以后，还可以利

54、用FPGA的在线修改能力，随时修改设计而不必改动硬件电路。使用FPGA来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。FPGA是由存放在片RAM中的程序来设置其工作状态的，因此工作时需要对片的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA

55、通过使用不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。综合以上各方面，ASIC在产品生产规模比较大时，能够在降低生产成本方面有一定的优势。FPGA由于可以用VHDL或Verilog HDL来编程，灵活性最强，并且能够进行编程、除错、再编程和重复操作。同时，由于没有NRE成本，因此可以充分地进行设计开发和验证。相比较于ASIC，当设计的电路有少量改动时，更能显示出FPGA的优势，其现场编程能力可以用来进行系统升级或除错，大大延长了产品在市场上的寿命。综合看来，FPGA更加符合未来电子行业的发展，在未来必

56、将得到更为广泛的应用，并将逐步取代ASIC，在电子产业中发挥巨大的作用。1.1.4市场需求分析FPGA在我军军事装备中被广泛用于航空、航天、船舶、兵器、电子、核能等各研究所与工厂，为我军装备的跨越式发展与技术性能的提高提供了良好契机与巨大潜力。采用FPGA可快速替代原有的成熟板级电路系统，从而大大减小整机重量，且无需承担投片风险，利用最少的成本实现军用装备“减重增程”的目标。所有FPGA在出厂之前都做过百分之百的故障测试，保证了出厂芯片的功能正确，设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终设计。所以，整机设计采用FPGA的方案，技术风险更小、开发周期更短，资金投入更

57、小，节省了许多潜在的故障检测花费。为了符合我军国防现代化的发展要求，军用电子装备对FPGA的需求也呈现出了逐年增长的趋势。一方面，这是由于军用集成电路的种类繁多，如果使用ASIC(专用集成电路)技术去实现的话存在设计生产周期长、投资成本高、设计风险大的缺点。另一方面，由于国防技术的不断发展和国防装备现代化的需求，电子武器装备的更新换代逐渐加快，这就对电子武器系统的升级和维护提出了一定的要求，而FPGA具有升级方便、便于维护的特点。因此，越来越多的军用电子设备开始广泛使用FPGA来进行武器装备的设计和生产。但是，目前国所使用的FPGA器件全部依靠进口，并且其核心生产设计和制造技术完全被国外公司垄

58、断，由于产品进货渠道狭窄，产品价格昂贵。国在可编程逻辑器件领域还处于起步阶段，国多家研制单位作了大量基础性的工作，并取得了阶段性的科研成果，为军用可编程逻辑器件的发展奠定了坚实的技术基础。目前，我军所使用的FPGA器件主要依赖于从美国的Xilinx、Altera和Actel这三家公司进口，这种现象已经引起我军科研管理单位的高度重视。因此，现场可编程门阵列将是继AD/DA、CPU和DSP等之后的下一个研究热点。综上所述，一方面是要解决我军军用装备研制单位对军用级FPGA产品的迫切需求，解决FPGA器件完全依赖进口的被动局面；另一方面是FPGA器件对我军用装备的巨大技术推动作用和为我军军用装备跨越

59、式发展提供了良好的契机。以上两方面都明确的表明研制军用级FPGA芯片已迫在眉睫、刻不容缓。通过本课题的研究，掌握可编程逻辑器件中模拟电路的核心设计技术，除可满足武器装备国产化需求外，同时也可以探索可编程逻辑器件中模拟电路设计的一套行之有效的方法，攻破可编程逻辑器件设计的壁垒，为自主设计高性能、高密度的FPGA奠定坚实的理论和实践基础。1.2 国外研究现状与发展趋势1.2.1国外研究现状目前，国外的FPGA的设计技术和加工工艺成熟，产品门类齐全，可以提供上百个系列品种，芯片集成度已达到上百万门，并广泛应用于通信、航天、航空、导航、遥感、遥测、程控交换机等军、民用领域。目前，国外可编程逻辑器件被美

60、国几家著名大公司所垄断。其技术经过近二十年的经验积累，技术力量十分雄厚。器件尺寸达到65nm，规模达到千万门级。各公司在宇航和军用电子元器件的发展十分迅速。世界排名前四的可编程器件供应商分别为Xilinx、Altera、Actel、Lattice，这几家可编程设计公司是全球领先的可编程逻辑完整解决方案的供应商。下面针对国外各大可编程器件厂商的产品进行介绍5。(1)Xilinx公司：图1-3 Xilinx公司FPGA产品谱图Xilinx公司成立于1984年，Xilinx首创了现场可编程逻辑阵列(FPGA)这一创新性的技术，并于1985年首次推出商业化产品。目前Xilinx满足了全世界对FPGA产