如何仿真IP核(建立modelsim仿真库完整解析)

1、IP核生成文件：（Xilinx/Altera同）IP核生成器生成ip后有两个文件对我们比较有用，假设生成了一个asyn_fifo的核，则asyn_fifo.veo给出了例化该核方式（或者在EditLanguageTemplate-COREGEN中找到verilog/VHDL的例化方式）。asynifo.v是该核的行为模型，主要调用了xilinx行为模型库的模块，仿真时该文件也要加入工程。（在ISE中点中该核，在对应的processes窗口中运行“ViewVerilogFunctionalMod即可查看该.v文件）。如下图所示。A-ReadmeFilebosvillpopupinformings

2、omeHiiponanriiiforinationwhilecoreisconectlygenerated:Thel+.v-fileisforvqiitSimulafionandivnfliesisinvoking,whileTheL：:veo占fmxh肉酬也nBtanhstioiiiinvokingmeansaddingfiletoprojectinSiph.Pro.mstantiaiioiimean?caplinesomeoflinesmthisfilemtavoihftupiiKidnleofHDLdesign.QuitDefcieut!1.在ISE集成环境中仿真IP核IP核应该在新建的

3、工程中进行仿真与例化；在原工程中可以例化使用，但好像不能直接对它加testbench后进行仿真。如下两图所示。NwnbflrofHunibaraf打iuriti国匚”PrelectrMiv(garorE；Xwartg,caijunpi-oject_lSEXroutciT-SynfWiDXrouteirjynjtfonpl-syn_flfQ_core_tbi-rVlvFileEditVikwProjeEtSaurceProcessWindowH%lp口占GS師&蔚Si闿別黒叵11冋阖2晶阪車a农确1elkCclk).si-nitCsiniSinCiiirL),.twre&d卫图1直接在工程中对i

4、p核加testbench仿真时出错图2：新建工程单独对ip核仿真2.在modelsim中仿真ip核在modelsim中编译库（Xiliinx）（1）在$Modeltech_6.0d/Xilinx_lib_tt下新建文件夹Xilinx_lib（$代表安装盘符）（2）打开Modelsim-File-ChangeDirectory,将路径指向刚才新建的文件夹Xilinx_lib,这样Xilinx编译的所有库都将会在该文件夹下。（3）编译Xilinx库。在$Xilinx-verilog-src下有三个库simprims,unisims和xilinxcorelib。在modelsim的workpace窗

5、口Library属性中点右键-new-library（或在File菜单下new-libary），输入库名（自定义）如Xilinx_lib_tt，这样在workpacelibrary属性下就可看到Xilinx_lib_tt了。（4）modelsim中选中compile，在弹出的对话框中，library选择刚才新建的xilinx_lib_tt,查找范围为xilinx库（$Xilinx/verilog/src/），如XilinxCoreLib，选中文件编译即可。在modelsim中加载已编译的库当要在modelsim中仿真带有ip核的设计时，需要加载对应公司的库才能仿真。仿真Xilinx公司ip核时

6、需要在原工程文件中加入ip核的行为描述文件（.v）。如果工程文件直接包含在xilinxXilinxCoreLiblibrary中，则可直接进行仿真。如果工程文件开始默认包含在worklibrary中，则需要在Simulation-StartSimulation-library中添加已编译的库，如图示。这样就可以对ip核进行仿真了。aa.在modelsim中编译Altera的库与Xilinx方法一样bb.在modelsim中对ip核进行仿真，与xilinx一致；首先需要在modelsim工程中加入设计文件，testbench文件以及核的行为描述文件（.v）；其次，自File菜单中更改库路径指向已

7、编译的altera库路径（否则原先编译的altera库将变为不可用，unavailable），这时原先编译的库将变为可用，然后在Simulation-StartSimulation-library中添加库路径（同Xilinx，图4,图附3）。MContans:JACOJMACCLWCMpileu3e5omemdpvev血o匚CUMT扫圍呼前ulJELKL1EM5PJA3_P.vna_kMEM9P_y3.YSetKlMEM5P_V5_0.v2ogj心23MndelSimEPIUS6,GdB-|;Xi(njc_lbJtTleJEdr：慢貿F&tmat庠;郛ubte：AeMTaolsWindowHe

8、lpWoikspace图3：编译xilinx库4kr-EjE-jJH陋血制RSIMPFfMS_VER制HUNl$lhh,VEF：回-愿X1UNXCQRELIBJVER_E1LKMMDP_V3_二jalmosl_rgLv4:dmsl_amply_vj念叽晡上-Tat_b_c_noKLv4-嗣_“_阻让_训一沁屯h_wljaid_a_nafc_fd_?4j-:and_f4JASYWC_FIFO_V5_0jAGMC_Fim_V5_1|hcaunt_ip_aniL_j血別卩0胡14-乱加EMDPrJ-:&LKMeMOP_V3_2-1BLKMEMOP_V4_0-BLKMEMLP_V5_0?JX1Dsfa

9、dtQplions.EditSoucecompilesourceFfl2.vK*VFFr3_V3_0.v学FFHQE4_yE_l.严Lbraiy|iSnlb_tl査我范圉XilirpdCrgLit2SYMC.FCFOJmMO.v2asvncj=fojsj.vSaSVNCjFIF0_V5_1.Y2hJPreferences-lntegratedTools可以设置常用的第三方仿真，综合工具。图附A1:ISE中调用modelsimb.直接在ISE中编译库除了可以用前面介绍的方法自己编译ISE的库外，还可以在ISE环境下自动编译库，编译完成之后将会自动嵌入到modelsim的libarary中去，非常

10、方便。编译之前，首先把modelsim的属性文件modelsim.ini（$Modeltech_6.0d/modelsim.ini）的只读属性去掉，否则每次都要重新编译。然后在ISE环境下新建一个工程，选中芯片型号，在出现的process窗口中可以看到DesinEntryUtilities，展开它可以看到CompileHDLSimulationLibraries，双击它即可自动编译ISE的库（要确保Process属性窗口中TargetSimulator正确设置为ModelsimSE,如图附2）；编译好的库放在$Xilinx/Verilog/mti_se/下（在modelsim中仿真ip核需添加

11、库时指向该路径即可，如图附3）。CompileXiliiutCcFrLib(CeregeiL)SimiLatioii*rModelSimSE$JIEUn/CLanguaeey5LS尹BL织OutputDire亡lorjrSimulatorFath也UM!咖匕風肌删J岬lUtf鈿EUMIfl昭瓯TOifeEit=iewPpjKtSource(processYvindj也u：口ProcessPropertiesfrotssaitfwScores.tShlOfB-EtSSeSourcesin.ProjciL:0rwritCMpiladLibrarian：-匠CompilaUNISIM(fiwSioi

12、urca-冋d-j-_.3C#沁3n1ODD-4l2SBj団tE.ti.ibj.if(ti_tb.v)爭ip_ttEip.tI.kcojI1JhJto血IeiViewESniapghirtHiew野library”谊叩|SifiultionLfcbryCompilerPropertiesCwipilKBLSimalatioKLibraries_._VifrwCompilationL:；.ReenearaeAllCo-rHSE-HBLCpitvrtflr|瓏毘取消DefaultTirgctSimiLLb-tor图附2：ISE中编译库Objects；SearchLibraries|丄S&achLi

13、trarisEFirst|LF)dPaILibraries1SDFther回4f耳11_1皿EDAToolSettings-.如图附3所示，在EDAToolSettings”下拉框中选择Simulation窗口，设置Toolname（如Modelsim（verilog），并选中下面的Runthistoolautomaticallyaftercompliation”。这样每次Quartus综合完之后将会自动调用modelsim仿真了。同时要注意，在MoreSetting”中command/macrofile应选为None”，否则当你使用别的testbench时，调用将会出错。bb.在Quartus中自动编译库：尚未发现有此方法，暂时只能由用户自己编译。附B：Xilinx/Altera库文件与Xilinx相关的库有三个：（编译路径:$Xilinx/Verilog/src/（XilinxCoreLib,unisims,simprims），编译时