静电放电解析课件

1、静 电 放 电北京大学微电子学系Department of microelectronics Peking University内容提纲 简介 ESD测试模式静电放电(ESD) ESD失效机制 ESD保护结构 ESD器件建模、SD模拟 ESD版图设计简 介ESD是一种高电流，短时间的事件 电流 1A 上升时间15ns，衰减时间150nsIC工业界所面对的最普遍的可靠性问题之一就是ESD失效。 高达35%的IC现场失效都是由ESD导致的 估计导致的IC工业运行的年消耗达到几十亿美元 在芯片上普遍采用复杂的ESD保护结构来防止IC部件免于ESD应力导致的破坏 对ESD基础和保护的研究已有20多年。

2、在ESD保护方面已取得了显著的进步，但许多重要的问题依然没有得到解决： 针对超大规深亚微米IC应用方面出现了新的ESD保护设计问题解决方法目前现状 潜在ESD失效机理，ESD器件的准确建模工作和可预测的ESD CAD设计验证 因此有理由相信随着半导体IC技术的进步，ESD保护设计将称为IC设计的一个主要挑战。ESD测试模式 ESD是一种超速放电现象，其典型的时间约为150ns。其大电流(达到十分之几安培)和高电压(达到几万伏)瞬时现象可以破坏或使IC部件退化。根据产生来源，可以采用不同的ESD测试模型来模拟ESD事件。 人体模型 机器模型 带电器件模型 国际电工协会模型 传输线脉冲模型HBM模

3、型 人体模型(Human Body Model) 模拟了当带电人体直接接触一个电学器件时出现的ESD事件。 CESD(=100pF) RESD(=1500欧姆) LESD(7.5uH)HBM模型 HBM是最经常出现的ESD模型，目前已称为最广泛接受的模型标准。 MM模型 机器模型Machine model描述了一个ESD脉冲事件，即带电机器在自动测试过程中接触IC部件时放电现象。 CESD200pFRESD和LESD可忽略不计 CDM模型 带电器件模型Charged-device model模拟了器件自放电过程，即一个未接地的电子部件在制造或装配过程中被充电，随后通过接地管角放电的过程。 具有

4、一个非常短的上升时间tr(1ns)，一个非常大的电流值 CDM模型 IEC模型 国际电工协会(International Electrotechnical Commission)模型由于非常小的R和零L，其具有特别短的上升时间，tr(2kV HBM)达到Vt150V)不存在通用的ESD保护结构混合信号电路ESD网络与核心芯片间的相互影响要求：尺寸小；ESD引起的寄生效应可忽略(延迟和噪声)RF电路ESD电路的失效分析ESD损伤有两类永久损伤Si和金属互联中的热熔断；介质击穿潜在损伤影响特性和电路寿命，机制不清失效分析的内容：确定损伤位置失效分析的方法破坏和非破坏方法光谱和扫描电子显微镜(SEM

5、)声子发射显微镜输入端保护硅中场氧化层界面处的空洞/凹槽输入端保护N区的丝状损伤输入端保护n区与栅氧化层间的介质击穿输出端保护漏边界出现的凹槽输出端保护漏区接触处的击穿输出端保护多晶硅与金属交叠处的熔断现象版图和工艺的相关问题避免电流密度过大：采用梳状结构、器件采用圆角、 尽可能多的接触空和压焊点版图和工艺的相关问题版图设计方面的考虑：引线尽可能宽(20um)，但高速应用中存在RC寄生效应NMOS ESD结构中，通常要求漏接触到栅的距离大，而源接触到栅的距离小，适用于0.25um以上的工艺未来的纳米器件，光导致的过热现象会明显起来工艺方面的影响：新的技术，如LDD、硅化技术等，会减弱ESD保护

6、性能因此工艺中需要加入新的步骤Cu工艺的引入提高ESD保护能力ESD失效建模热、电热模型：描述ESD器件失效现象失效标准：器件出现二次击穿ESD失效模拟ESD模拟方法：器件、电路级模拟ESD模拟目标：预测出触发点(Vt1，It1)；触发时间t1；保持点(Vh，Ih)；失效阈值(Vt2，It2)目前还不存在一个SPICE兼容的ESD器件模型专门开发出一些电热ESD模拟器ESD与电路之间的相互作用存在两个方面电路对ESD的影响：电路内的寄生器件引起ESD结构失效ESD对电路的影响：ESD结构中内在的寄生效应会严重影 响电路的性能 RC延迟和噪声(ESD耦合噪声、自产生噪声) 特别对RF，高速和高密度的VDSM芯片不同结构的ESD导致电路频率的下降不同结构的ESD对电路噪声的影响小 结ESD的放电模式ESD的保护结构ESD结构的失效机制ESD模拟ESD版图问题ESD与电路间的相互作用