北京理工大学数电期末试卷(含答案)

1、北京理工大学数电期末试卷（含 答案） 课程编号：ELC06011北京理工大学2010 2011学年第二学期2009级数字电子技术基础B期末试题A卷注：试题答案必须书写在答题纸上，在试题和草稿纸上答题无效。班级 学号 姓名 成绩一、（20分）填空.在如下门电路中，哪些输出端能够直接互连bcde。若输出端不能互连，为什么？输出都呈现低阻抗，如果相连，如果一个门工作在高电平，一个门工作在低电平，会使两个门内部形成过电流而损坏器件67a）普通TTL门电路；b）普通CMOS门电路；c） OC门；d）三态输出门；e） OD 门。2. 一个4位D/A转换器的分辨率为 1/15 1/ （2An-1 ）,若参考

2、电压 Vref=6V ,当输入码为0110时，输出电压为 6/16*（8*0+4*1+2*1+1*0）= 2V。.存储容量为2K X 8位的随机存储器，地址线为 11 （2的几次方就是十几 根）根，数据线为 8 根;若用1KX4位的RAM来实现上述存储容量，华丽A匹1W - 4 Z1。. A/D转换器一般需要经过采样、保持、 量化 、编码 4 个过程。.单稳态触发器输出脉冲的频率取决于 ，输出脉冲的宽度取决于 。.施密特触发器有 2 个稳定状态，单稳态触发器有 个稳定状态， 多谐振荡器 0 个稳定状态。. ROM设计的组合逻辑电路如图T1所示，写出逻辑函数Y。和丫1的表达式。Y0 =、（m1,

3、m2,m6）, Y= 、（m0,m1,m5）。二、(10 分)将下列各式化简为最简与或式，方法不限。F1 AC ABC ACD CDF2 AB CD ABC ABCD BCD ,约束条件：B C+ AcD= 0答案略三、(10分)已知图T3中(a) (b) (c)为TTL门电路，(d) (e)为CMOS门电路,分别写出各电路的输出状态(VILY11100“丫30r-JVIH(a)高电平VL代表低电平0或1或高阻)或输出表达式。VCC卜A=O-E* d=Ej(b) cmos, ABCD(c)高阻 四、（10分）(d)CMOS140AB（e）高电平图T3试用一片4位并行加法器74LS283 （图T

4、4）和异或门设计一个加/减法运算电路。当控制信号M=0时，实现输入的两个四位二进制数相加（丫3丫2丫1丫0=人3A2A1A0+B3B2B1B0）；当 M=1时，实现输入的两个四位二进制数相减(Y3Y2Y1Y0=A3A2A1A0-B3B2B1B0)。COS3S2SiS074LS283A3 A2 A1 A0 B3 B2 B1 B0 CI图T4关键：减法为补码+1五、（10分）编码器74LS148和数据选择器74LS151构成的逻辑电路如图T5所示，当 输入 d7d6d5d4d3d2d1d0 00001010 , d7d6d5d4d3d2d1d0 11111111 ,试分别 写出所示电路输出F的表达

5、式（要求有分析过程）。74LS148和74LS151功能表分别如表T5-1和T5-2所示D4oD50D6 cD7 CI 0 Ii12I3I4Y0Y1Y2DDDDEN表T5 1 74LS151功能表输入74LS148SYsYexEF 一G一H一DDDD74LS151ENA2A1A0Ao A1 A2图T5表T5 2 74LS148功能表100000000010011001010Y 0_ D0 D1 D2 D3 D4IiY2YoYsYExD5D6D7输出输入0XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110个人

6、建议将常用器件逻辑关系式记下来可以知道74LS148编码器，74LS151数据选择器对于数据选择器简单可知，例如输出 D0就是A2ATa对于D1就是A2A1A0那么我们简单写出其逻辑表达式f=EN(doATa2A0+dia2Aia0. 略)接下来是编码器观察其输出为0的点Y2=i7+i6i7+i5 i而+4 i57而一其余同理，不做赘述分别代入D0-D7,得到输出六、(15分)电路如图T6所示，其中R1 R2 10k , C 0.1 F。.说明555定时器构成电路的名称，计算输出Uo的频率f。，并计算输出Uo的占空比 q。多谐振荡器，占空比 q=R1/(R1+R2) f=1/(R1+2*R2)

7、*C *ln2.分析由触发器FF0、FF1、FF2构成的时序电路的功能，要求写出驱动方程、 状态方程，输出方程，画出状态转换图，检查电路能否自启动，并说明电路功能。VccRi10kR210kVD2C0.1 FY图T6首先是D触发器，Qn+1 =D先写出 Q0, Q1, Q2,以及 D0, D1, D2D0=Q1Q2D1=Q1 Q2 D2=Q0Q2Q0n+1 = Q1nQ2nQ1n+1 = Q1n Q2nQ2n+1 = Q0nQ2n列出真值表Q0nQ1nQ2nQ0n+1 Q1n+1 Q2n+1000001001010010011011100100000弥补不全的10101011001011110

8、0画出状态转换图因为形成环路，可以自启动功能相当于五进制计数器输出Y=Q0n七、（15分）图T7所示是用两片四位同步二进制加法计数器74LS161接成的计数器74LS161的功能表见表T7所示。.试分析电路接成的是几进制计数器，两片之间是几进制？.是同步计数器还是异步计数器？ 异步（CP非同一时钟）.输出Y与脉冲CP的频率比？ 1:16.画出第二片74LS161 （II）的状态转换图。VCCIJYCPD0 D 1 D 2 D3CT pCOCTt 74LS161( I) LDCPc CRQo Q1 Q2 Q3CTp D0 D1D2D3 COCTt 74LS161(II) LDCPQo Q1 Q2

9、 Q3CR图T7表T7 74LS161的功能表CPCrLDCTPCTt工作状态0置零t10预置数1101保持110保持（但CO=0）1111计数其中：CO CTt Q3 Q2 Q1 Qo片I的Q2与片II的Q2都为1时置零，片1进位时激活片2,那就是说片I从 00001111片2走1,不难看出片2为0100时，片1为0100时置零，那就是 4X16+4=68位，片1为16位，片II为4位ODODr-iViTIOLOQh001b八、（10分）试用JK触发器设计一个三位计数器，其状态转换表如表 明设计过程）。T8所示。（要求写表T8利用JK触发器Qn+1 =JQn+KQn根据时序图做卡诺图000111100001 (对应 n+1)0110101101100010010