5章时序逻辑电路复习题

1、时序逻辑电路一、选择题：TOC o 1-5 h z1、相同计数器的异步计数器和同步计数器相比，一般情况下（）A.驱动方程简单B.使用触发器个数少C.工作速度快D.以上都不对2、n级触发器构成的环形计数器，其有效循环的状态数是（）A.n个B.2个C.4个D.6个3、下图所示波形是一个（C）进制加法计数器的波形图。试问它有（A）个无效状态。A.2；B.4；C.6；D.12cp厂Q1Q2Q34、设计计数器时应选用（）。A.边沿触发器B.基本触发器C.同步触发器D.施密特触发器TOC o 1-5 h z5、一块7490十进制计数器中，它含有的触发器个数是（）A.4B.2C.1D.66、n级触发器构成的

2、扭环形计数器，其有效循环的状态数是（）A.2n个B.n个C.4个D.6个7、时序逻辑电路中一定包含（）A.触发器B.组合逻辑电路C.移位寄存器D.译码器8、用n个触发器构成计数器，可得到的最大计数长度为（）A.2nB.2nC.n2D.n9、有一个移位寄存器，高位在左，低位在右，欲将存放在其中的二进制数乘上10,则应将该寄存器中的数（）A.右移二位B.左移一位C.右移二位D.左移一位10、某时序逻辑电路的状态转换图如下，若输入序列X=1001时，设起始状态为S1,则输出序列Z=X/Z()0/11/0S1S20/01/1A.0101B.1011C.0111D.100011、一位8421BCD码计数

3、器至少需要（）个触发器A.4B.3C.5D.1012、利用中规模集成计数器构成任意进制计数器的方法有（ABC）A.复位法B.预置数法C.级联复位法TOC o 1-5 h z13、在移位寄存器中采用并行输出比串行输出（）。A.快B.慢C.一样快D.不确定14、用触发器设计一个24进制的计数器，至少需要（）个触发器。A.5B.4C.6D.315、在下列逻辑电路中，不是组合逻辑电路的有（）。A.寄存器B.编码器C.全加器D.译码器16、一个4位移位寄存器可以构成最长计数器的长度是（）。A.15B.12C.8D.1617、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲C

4、P作用下，四位数据的移位过程是（）。A.1011-0110-1100-10000000B.1011-0101.1011-0111-111011011011D.1011110111101111-111118、时钟RS触发器的触发时刻为（）A.CP=0期间B.CP=1期间C.CP上升沿D.CP下降沿19、若有一个N进制计数器，用复位法可以构成M进制计数器，则“（）N。A.C.=20、一个四位二进制码减法计数器的起始值为1001,经过100个时钟脉冲作用之后的值为：（）A.0101B.0100C.1101D.1100二、填空题：1、某移位寄存器的时钟脉冲频率为100KH

5、z，欲将存放在该寄存器中的数左移8位,完成该操作的时间为。（8X10-5S）2、利用四位可逆移位寄存器串行输入寄存1100，左移时首先输入数码，右移时首先输入数码。（1；0。3、时序逻辑电路在结构上包含和两部分。（组合逻辑电路；存储电路）4、时序逻辑电路的特点是，任意时刻的输出不仅取决于该时刻的，还与电路的有关。（输入信号，原状态）5、在同步计数器中，各触发器的CP输入端应接时钟脉冲。（统一的）6、四位双向移位寄存器T4194的功能表如表所示。由功能表可知，要实现保持功能，应使，当R1，S=1，D1SiSo工作状态S0=0时，电路实现功能。0XX0100保持（R=1，S=S0=0；左移）D10

6、101右移110左移111幷讦卅出7、移位寄存器不但可,而且还能对数据进行。（移位，串并转换）8、电路如下图所示，若输入CP脉冲频率为20KHZ,则输出F的频率为。（5KHZ）1CPJQF1F2KQKQ图（一）9、时序逻辑电路按照其触发器是否有统一的时钟控制分为时序逻辑电路和时序逻辑电路。（同步、异步）10、某计数器的状态转换图如图所示，试问该计数器是一个进制法计数器,它有个有效状态，个无效状态，该电路自启动。若用JK触发器组成，至少要个JK触发器。（7；减法；7；1；能；3）11、将D触发器的D端与它的Q端连接，假设Q（t）=0，则经过100个脉冲作用后，它的状态Q为。（0）12、要构成5进

7、制计数器，至少需要个触发器，其无效状态有个。（3；3）13、利用四位右移寄存器串行输入寄存1010，清零之后应首先输入，当输入三个数码（已发出3个寄存指令）时，电路（触发器自左至右）状态为。（0；0100）14、组合逻辑门电路在功能上的特点是任何时刻的输出状态直接是由与电路原来的状态。而时序电路的输出状态不仅与同一时刻的输入状态有关而且与电路的原状态有关。触发器实质上就是一种功能最简单的（组合电路还是时序电路）。（当时的输入信号决定；无关；时序电路）15、是对脉冲的个数进行计数，具有计数功能的电路。（计数器）16、寄存器的功能是。例如在计算机中，需要它存储要参加运算的数据。（记忆多位二进制数）

8、17、N位二进制计数器可累计脉冲最大数为；构成异步二进制计数器的触发器为触发器；如果由下降沿有效的触发器构成异步二进制加法计数器，其内部联接规律为；单纯四位扭环形移位寄存器最低位触发器的输入端与最高位的端相连。（2n；边沿；前级的Q端接后级的CP端；Q）18、某移位寄存器的时钟脉冲频率为100KHz，欲将存放在该寄存器中的数左移8位，完成该操作的时间为。（8X10-5秒）19、在各种寄存器中，存放N位二进制数码需要个触发器。（N）三、判断题：1、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。（V）2、构成一个7进制计数器需要三个触发器。（V）3、当时序电路存在无效

9、循环时该电路不能自启动。（V）4、构成一个7进制计数器需要三个触发器。（V）5、当时序电路存在无效循环时该电路不能自启动。（V）6、同步时序电路具有统一的时钟CP控制。（V）37、有8个触发器数目的二进制计数器，它具有256个计数状态。（V）8、.N进制计数器可以实现N分频；（V）TOC o 1-5 h z9、寄存器是组合逻辑器件。（x）10、寄存器要存放n位二进制数码时，需要2n个触发器。（x）11、3位二进制计数器可以构成模值为231的计数器。（x）12、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。（V）13、寄存器是组合逻辑器件。（x）14、寄存器要存放n位二进制数码时，需要

10、2n个触发器。（x）15、3位二进制计数器可以构成模值为231的计数器。（x）16、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。（V）四、分析题：1分析如图所示电路，画出Y,Y2,Y3的波形。cCP解：解题要点，（1）列驱动方程及状态方程J二QK二QQn1二Qn列输出方程E=Qn=QnCP2=QnCPCPY：;（3）画输出波形.2、分析下图所示序列发生电路，要求写出Dsr的逻辑函数式，列出状态转换表，写出Z的输出序列码。（2套中）3、如图所示时序电路。写出电路的驱动方程、状态方程，画出电路的状态转换图，说明电路的逻辑功能，并分析该电路能否自启动。1JQ1JQ11JFF0FF1FF2

11、1KQ1K1KCPJ0Qn；K0=q2解：答题要点（1）电路驱动方程为：JQn;K1Qn1010J2Q;；K2Q1An+1Qin电路状态方程为：Q；+1QoQ；+1QnQn+QnQn01020状态图如下:000001011111Q2QQ101010100110该电路是一个5进制计数器；能自启动。4、分析电路功能，并说明能否自启动。cicp1、解：答题要点（1）电路驱动方程为:（2）电路状态方程为：J=QK=Q121J=QK=Q232Qn+1=QnQnQnQn=Qn121212CKRQ1DJ=K=1解：驱动方程为：00J=QnK=11状态方程为：同时，当Q1=1时，因置零端有效,波形如下：Qn+

12、1=Qn00Qn+1=QnQn101Q0马上变为1010A0A1A2A312、一个七段显示译码器驱动显示电路如下，若输入波形如图所示，试确定显示器所显示的数据应如何变化。A0A1A2A3A0A1A2A3解A0A1A2A3Figure3输出数据014无定义4448013、试分析下图可变模计数器，CT74161的使能端为S、S,置位端LD为低电平有效，复位12端为低电平有效。当。彳。?。1010时计数器的模值M为多少。解：(1)先画出状态转移表进行分析。状态转移表为下表所示。(2)由表可得模值M=12。状态转移表Q3Q2Q1Q0Ld2QiQoCOCP孑CP.CRLDctpcttd3D2D1D0pT

13、3210解：解题要点：根据题目要求确定用两片161级联成16X16的计数器，再用反馈归零法设计。1）计数状态（16进制）7、用74LS163设计一个85进制加法计数器，要求采用反馈归零法。（15分）74LS163功能表输入输出CRLDCTCTCPDDDDTP3210QQQQ3210CO0XXXfXXXX00000lOXXfdddd3210dddd32101111fXXXX计数110XXXXXX保持11X0XXXXX保持0解：（1）74LS163是具有同步置数、同步清零功能的4位2进制加法计数器。经分析，需要两片74LS163级联，计数范围是084,反馈状态从高位到低位依次为（01010100）2=（54）16，据此画出计数器的逻辑图如图&8、74LS161是同步4位二进制加法计数器，其逻辑功能表如下，试用它设计一个10进制计数器。74LS161逻辑功能表CTPcttcpq3q2q1q0CRLD0XXXX000010XXD3D2D1D0