王海光数字电子技术基础 第2章 集成门电路

1、第2章 集成门电路闽南师范大学物理与信息工程学院第2章 集成门电路本章讨论的主要问题什么条件下可以将MOS管近似看作理想开关？CMOS逻辑门电路有哪些优点？影响CMOS电路开关速度的主要因素是什么？CMOS反相器的传输特性曲线说明两管的工作状态如何变化?CMOS电路各电气参数的物理意义是什么？不同系列间的主要差异是什么？BJT管作为开关管工作在什么状态？ TTL反相器的输入级和输出级各有什么特点？如何提高电路的开关速度？TTL电路各电气参数的物理意义是什么？不同系列间的主要差异是什么？传输门、漏极开路门、集电极开路门、三态输出门的特点是什么？用于什么场合？CMOS和TTL集成电路使用中应注意什

2、么？不同类型或系列的器件混用时应满足什么条件？门电路带载时如何提高驱动能力？概 述 能够实现根本逻辑运算和复合逻辑运算的单元电路统称为逻辑门电路logic gates，它是构成数字系统的最根本的单元电路。按照电路的结构不同，逻辑门电路分为分立元件门电路和集成门电路。 分立元件individual components门电路是由半导体二极管、三极管和电阻、电容等组成的门电路，本书曾在第一章做过简单介绍。由于其体积大、功耗大、可靠性低、难以形成大规模数字系统，目前已很少使用。集成门电路是将全部元器件制作在同一块硅片上的门电路。1961年，随着第一块数字集成电路Integrated Circuits

3、，简称IC在美国德克萨斯仪器公司Texas Instruments，简称TI诞生，集成电路因其体积小、功耗低、工作速度快、可靠性高、使用方便等优点，得到了飞速的开展和广泛的应用。3第2章 集成门电路一、集成电路简介 常用的集成电路根据制造工艺的不同，分为单极型、双极型和混合型三类。单极型集成电路主要有PMOSP沟道场效应管逻辑电路、NMOSN沟道场效应管逻辑电路、CMOS互补型场效应管逻辑电路。双极型集成电路主要有TTL晶体管-晶体管逻辑电路、ECL射极耦合逻辑电路、I2L(集成注入逻辑电路)。 数字集成电路的规模一般根据一块芯片中含有的等效逻辑门的个数来划分。早期的划分方法是：小规模集成电路

4、small scale integration，简称SSI约为10个门；中规模集成电路medium scale integration，简称MSI约为10100个门；大规模集成电路large scale integration，简称LSI约为10010000个门；超大规模集成电路very large scale integration，简称VLSI大于10000个门。4第2章 集成门电路 1965年，英特尔公司Intel Corporation的创始人之一戈登摩尔Gordon Moore在对半导体元件工业的开展趋势做预测时指出单块硅芯片上所集成的晶体管数目大约每1.52年增加1倍，这个预测后被

5、称为摩尔定律Moores law。直到今天甚至预计今后十年内仍将适用。四十多年时间里，集成工艺技术的飞速开展，等效逻辑门规模到达千万的逻辑器件已稀松平常。来自国际半导体技术蓝图International Technology Roadmap for Semiconductors，简称ITRS的提供的数据显示，到2021年一个芯片内部的晶体管数目已接近100亿，即等效逻辑门个数接近约10亿个。可见，早期的划分方法在今天已经过时，一些SSI也早已退出应用和设计领域，因此器件的集成规模划分也在不断变化开展。5第2章 集成门电路TTL器件是应用最早，技术比较成熟的集成电路，曾被广泛使用。由于功耗较大，

6、不适合大规模集成而逐渐被CMOS器件取代，退出主导地位。但由于其历史地位和影响，仍有许多数字系统设计，特别是中小规模系统，采用TTL电路。并推出了新型低功耗、高速的LSTTL、ALSTTL等。CMOS器件是在TTL之后出现的广泛应用的数字逻辑器件。由于制造工艺的不断改进，已成为占主导地位的逻辑器件。其功耗低、抗干扰能力强、本钱低、工作速度已赶上甚至超越TTL，因此所有的超大规模存储器、微处理器以及可编程逻辑器件Programmable Logic Device，简称PLD将在本书后续章节介绍都采用CMOS工艺。随着近年来便携式设备portable devices，如笔记本电脑、数码相机、 等的

7、开展，CMOS的LVC、AUC系列也先后推出。本章将介绍常用集成门电路CMOS、LSTTL的特性和参数。数 据年 份200620072008200920102012晶体管尺寸78nm68nm59nm52nm45nm36nm晶体管数/cm2283M357M449M566M714M1133M晶体管数/芯片2430M3061M3857M4859M6122M9718M表2.1 国际半导体技术蓝图的样本数据第2章 集成门电路二、高、低电平与正负逻辑如前所述，逻辑变量属“二值逻辑，即只有两个值，“1和“0。在电路中，常用电平高、低两种状态来表示，高、低电平通过设置阈值电压threshold voltage

8、来区分。如图2.1所示，假设系统供电电压为VDD=5V，最低电压VSS=0V，高电平的下限阈值用VHmin表示，低电平的上限阈值用VLmax表示。那么电压范围落在0VLmax时即为低电平low，L；电压范围落在VHminVDD时即为高电平High，H。第2章 集成门电路图2.1 高、低电平的正、负逻辑表示法 a正逻辑 b负逻辑 在数字电路中，用逻辑“1”表示高电平，逻辑“0”表示低电平，称为正逻辑系统（positive logic system）；用逻辑“0”表示高电平，逻辑“1”表示低电平，称为负逻辑系统（negative logic system）。本书中如无特殊说明，使用的是正逻辑。集成

9、电路由晶体管构成，在CMOS集成电路中，以MOS管作为开关器件。MOS管是金属-氧化物-半导体场效应管metal oxide semiconductor field-effect transitor，MOSFET的简称，主要有N沟道MOS管n-channel MOSFET，简称NMOS和P沟道MOS管p-channel MOSFET，简称PMOS两类。下面探讨MOS的开关特性，更多关于MOS的工作原理可以参考模拟电子技术教材相关内容。2.1 CMOS门电路一、NMOS管的结构NMOS管的结构示意图与符号如下图。以低掺杂P型硅片作为衬底substrate或称body，B，利用扩散工艺制作两个高掺

10、杂N+型区，引出源极source，S和漏极drain，D。半导体之上制作一层极薄的SiO2绝缘层，厚度0.1 以内，引出栅极Gate，G。早期MOS管引出三个极通常用金属铝，因而得名金属-氧化物-半导体场效应管。超大规模集成电路普遍采用导体多晶硅polysilicon替代，这使MOS管尺寸可以做得极小。 为了防止有电流从衬底流向源极和导电沟道，通常将衬底与源极相连，并将衬底接到系统的最低电位上，故简化符号中不画出B极。下文使用简化符号。2.1.1 MOS管的开关特性二、NMOS管根本开关电路MOS的源极和漏极在物理结构上并没有区别，习惯上将外加电位低的一端定为源极。在栅极和源极之间加上正向电压

11、 ，且 大于某个特定的电压值 时，由于栅极和衬底之间的电场作用，使衬底中的少数载流子电子聚集到栅极下的衬底外表，形成N型沟道的反型层，这个导电沟道就构成D-S间的电流 的通道。 称为MOS管的开启电压，它的大小由多个因素影响，一般典型值在 。NMOS管根本开关电路如下图。2.1.1 MOS管的开关特性2.1.1 MOS管的开关特性三、NMOS管开关等效电路上述分析可见，NMOS管相当于一个受 控制的无触点开关，当输入为低电平，开关断开，等效电路如图a所示；当输入为高电平，开关闭合，等效电路如图b所示。2.1.1 MOS管的开关特性图2.1.3 NMOS管开关等效电路a截止状态 b导通状态四、M

12、OS管动态特性2.1.1 MOS管的开关特性五、PMOS管 PMOS管以低掺杂N型硅片作为衬底，制作两个高掺杂P+型区，引出S、D、G三极。同种工艺下制作的PMOS管与CMOS管的结构、特性曲线等都有明显的堆成关系，外加的电压方向与CMOS电路相反，VT 为负值。工作原理和开关特性与NMOS管相仿，读者可自行分析。图为PMOS管的符号，衬底总是连接到系统的VDD，简化符号不画出B极，下文采用简化符号。2.1.1 MOS管的开关特性图2.1.5 PMOS管符号a标准符号 b简化符号利用NMOS管和PMOS管的互补性组成的电路称为互补MOScomplementary MOS，简称CMOS电路，这种

13、互补的结构使电路具有电压控制、功耗小、连接方便等优点。其中，CMOS反相器是构成复杂CMOS逻辑电路的根本模块之一，也是互补结构的典型电路。一、CMOS反相器电路结构和工作原理CMOS反相器根本电路结构如图a所示。其中PMOS管TP作为负载管，NMOS管TN作为驱动(开关)管，两管栅极相连作为反相器的输入端，漏极相连作为反相器的输出端。TP的源极接电源VDD，TN的源极接地，为使电路能正常工作，要求VDD大于两管开启电压绝对值之和。2.1.2 CMOS反相器2.1.2 CMOS反相器通过上面的分析得知，CMOS反相器无论工作于何种状态，总是一个导通而另一个截止，即互补状态。输入“0时，输出为“

14、1；输入“1时，输出为“0，实现了非逻辑运算。且两种情况下，静态功耗都极低。表2.1.1 给出CMOS反相器真值表及MOS管开关状态。viTNTPvo 0截止导通11导通截止0图2.1.6 CMOS反相器a电路结构 b输入低电平简化等效电路 c输入高电平简化等效电路2.1.2 CMOS反相器二、CMOS反相器电压和电流传输特性CMOS反相器输出电压 随输入电压 变化的曲线，称为电压传输特性voltage transfer characteristic，如图a所示。漏极电流 随输入电压 变化的曲线，称为电流传输特性current transfer characteristic，如图b所示。2.1

15、.2 CMOS反相器2.1.2 CMOS反相器2.1.2 CMOS反相器三、CMOS反相器的静电防护和输入特性静电electrostatic discharge，ESD防护是CMOS电路的重要问题。MOS管的栅极和衬底间存在极薄的SiO2绝缘层，当栅极上积累了一定数量的静电电荷后，氧化层极易被击穿，造成器件损坏。因此在CMOS电路的I/O口都设有保护电路，图为常见的CMOS输入保护电路。aSN54/74HC系列ESD保护 b4000系列ESD保护图中，D1和D2是正向导通压降为VDF =0.50.7V，反向击穿电压约30V的二极管。其中，D2是分布式二极管用虚线连接两个二极管表示，能够通过较大

16、电流，使输入引脚的静电荷得以快速释放，从而保护MOS的栅极。2.1.2 CMOS反相器需要指出的是，以上两个ESD保护电路仅是典型事例。随着CMOS集成电路工艺水平和设计技术的日益提高，深亚微米集成电路快速开展，芯片规模日益扩大，对芯片ESD保护电路提出更高的要求。国外知名设计公司都有自己的ESD保护电路结构和专利，这对提高芯片稳定性具有重要的意义。2.1.2 CMOS反相器根据图的保护电路可以给出反相器输入电流 随输入电压 变化的关系，称为输入特性，如下图。输入电压在正常范围 时，输入电流近似为零，因此CMOS门电路的输入端经电阻接入或接地时，输入电压不变。图2.1.9 CMOS输入特性曲线

17、a图a输入特性 b图b输入特性2.1.2 CMOS反相器四、CMOS反相器的输出特性CMOS反相器使用时一般要接负载，负载的种类可能是CMOS门电路、其他类型门电路、电阻或者其他元件。CMOS反相器向负载提供电流，保证负载正常工作。当CMOS反相器向负载提供电流时，将会引起输出电压的变化。这种输出电压vo 随输出电流io变化的关系，称为输出特性。为简单起见，图采用电阻RL来表示负载，简化模型如图b、d所示。a高电平输出状态 b高电平输出简化模型c低电平输出状态 d低电平输出简化模型2.1.2 CMOS反相器a高电平输出状态 b高电平输出简化模型图2.1.11 CMOS反相器输出特性曲线a高电平

18、输出特性2.1.2 CMOS反相器a高电平输出状态 b高电平输出简化模型图2.1.11 CMOS反相器输出特性曲线b低电平输出特性2.1.2 CMOS反相器 可见，门电路输出的高、低电平与负载电流有直接关系，另外，系统电源电压不同时输出的高、低电平也会有所不同。集成电路器件的数据手册上会给出输入、输出的高、低电平及输出电流参数，实际设计数字电路时应根据负载情况合理选择和使用。下面进一步介绍CMOS集成电路的技术参数和使用方法。2.1.3 CMOS门电路技术参数 到上世纪八、九十年代，数字系统的搭建仍需通过集成门电路连接来实现。生产商相继推出了大量的集成芯片供设计者选择使用，并提供相应芯片的数据

19、手册datasheet供设计者查阅，这类芯片包括7400系列和4000系列，称为标准芯片standard chips。像美国TI公司、摩托罗拉公司Motorola Inc.等都在这方面拥有大量的专利技术。由于逻辑功能较弱，除了一些端口驱动芯片和缓冲buffers芯片以外，在今天的主流数字系统设计中，标准芯片已较少使用。但了解它们的电气特性和技术参数，认识电路性能指标，对正确处理集成电路之间以及它们和外围电路之间的连接，乃至复杂系统的建立，都有实用的意义。2.1.3 CMOS门电路技术参数 下面将以美国TI公司CMOS六反相器7404为例介绍CMOS门电路的技术参数，表格中CMOS集成电路产品系

20、列可参阅本章节内容。 图a为六反相器hex inverter74HC04的内部结构和引脚pins or leads排列；图b为其双列直插封装dual-inline package，简称DIP外形，这种封装是绝缘密封的，其强度和耐高温性能较好，但体积大，向外引脚较少，在大规模电路设计中较少用。图c为其贴片式SMTsurface-mount technology封装外形，简称外表贴装，比同等DIP封装减少约30-50%的空间，厚度方面减少约70%。焊接时印刷版无需钻孔，集成度较高，引脚密度较大。图2.1.12 74HC04的结构与封装a内部结构和引脚 bDIP封装cSOIC封装2.1.3 CMOS

21、门电路技术参数一、电源电压 CMOS集成电路的一个优点是电源电压VDD允许范围较宽，如4000系列的电压范围可从318V。为与TTL兼容，推出74HCT系列；随着便携设备的开展，又相继推出低电压系列74LVC和超低电压系列74ALVC等。表给出几种代表性的CMOS系列电路的电源电压范围。表2.1.2 几种CMOS系列电路的电源电压范围参数/单位CMOS系列4000B74HC74HCT74AHC74AHCT74LVC74ALVCVDD/ V318264.55.525.54.55.51.653.61.653.6 现代多种类型的逻辑器件或者专用的大规模集成电路通常需要多个工作电源，包括内核工作电源V

22、CCINT、I/O口驱动电源VCCIO等，一般来说，器件的集成度越高，其内核电源电压VCCINT越低。二、直流电气参数直流电气参数DC characteristics，也称静态特性参数，是指电路处于稳定工作状态的电压、电流等参数。1. 输入高电平VIH和输入低电平VIL图2.1.7 aCMOS反相器电压传输特性曲线上可以看出，在保证输出电压根本不变的情况下，允许输入高、低电平有一定范围的变化。在指定的电源电压下，将曲线上斜率为-1的地方对应的输入电压称为输入高电平下限 和输入低电平上限 。CMOS系列输入电平参数典型值见表。2.1.3 CMOS门电路技术参数图2.1.7 CMOS反相器传输特性

23、a电压传输特性 b电流传输特性2. 输出高电平VOH和输出低电平VOL图2.1.11 CMOS反相器输出特性曲线可以看出，在指定电源电压下，输出高、低电平也有一定数值范围。同样，给出输出高电平下限VOHmin 和输出低电平上限VOLmax。表给出几种CMOS系列电路的输入、输出电平值。2.1.3 CMOS门电路技术参数参数/单位（V）CMOS系列4000BVDD=5V74HCVDD=4.5V74HCTVDD=4.5V74AHCVDD=4.5V74AHCTVDD=4.5V74LVCVDD=3V74ALVCVDD=3V1.671.350.81.350.80.80.633.333.152.03.15

24、2.02.01.20.050.330.330.440.440.550.554.954.44.44.44.42.22.0注：VOHmin 、VOLmax 在最大负载电流下测得。3. 高电平噪声容限VNH和低电平噪声容限VNL二值数字逻辑电路的优点在于允许输入信号有一定的容差。在数字系统中，各逻辑电路间的连线可能受到各种噪声的干扰，这些噪声叠加在输入信号上，只要其幅度不超过逻辑电平允许的上限或下限，那么输出状态不受影响。这个最大噪声幅度称为噪声容限noise margin，用于表征电路的抗干扰能力。噪声容限越大，抗干扰能力越强。图aG1门驱动G2门，前一级驱动门的输出就是后一级负载门的输入。图b为

25、噪声容限的示意图。其中，2.1.3 CMOS门电路技术参数高电平噪声容限（high noise margin）为：低电平噪声容限（low noise margin）为：图输入噪声容限示意图a电路连接 b噪声容限示意 在芯片数据手册上一般不直接给出噪声容限，使用时设计者可根据输入、输出高、低电平的上下限进行估算。另外，CMOS门电路的噪声容限与电源电压VDD直接相关，一般在输出高低电平变化不大于10%VDD的时候，噪声容限约为30%VDD，可以通过提高VDD来提高噪声容限。【例2.1】 根据表数据，计算74HCT系列门电路在时VDD=5V时的噪声容限。解：表中数据可知：那么高电平噪声容限为： 低

26、电平噪声容限为：2.1.3 CMOS门电路技术参数4高电平输入电流IIH和低电平输入电流IIL 由图反相器输入特性可以看出，输入电压在正常范围 时，输入电流近似为零，高电平输入电流 和低电平输入电流 通常均小于 。因此CMOS门电路的输入端经电阻接入或接地时，输入电压不变。2.1.3 CMOS门电路技术参数图2.1.9 CMOS输入特性曲线【例2.2】给出图所示CMOS与门电路的输出电平。图2.1.14 例2.2电路图解：因为CMOS门电路输入电流近似为零，输入端经电阻接地时，输入电压仍为0，故输出 ，为低电平。2.1.3 CMOS门电路技术参数5. 高电平输出电流IOH和低电平输出电流IOL

27、2.1.3 CMOS门电路技术参数参数/单位CMOS系列4000BVDD=5V74HCVDD=4.5V74HCTVDD=4.5V74AHCVDD=4.5V74AHCTVDD=4.5V74LVCVDD=3V74ALVCVDD=3V0.10.10.10.10.155 0.1 0.1 0.1 0.1 0.1 5 5 0.88 4 488 24 240.8844882424 由图2.1.11 CMOS反相器输出特性曲线可见，CMOS电路输出的高、低电平与负载电流有直接关系，在保证输出高、低电平满足要求的情况下，给出高电平输出电流IOHmax和低电平输出电流IOLmax。表给出几种CMOS系列电路的输入

28、、输出电流值。图2.1.11 CMOS反相器输出特性曲线表2.1.4 几种CMOS系列电路的输入、输出电流值6. 扇入系数NI与扇出系数NO2.1.3 CMOS门电路技术参数 集成电路的扇入fan-in系数取决于其输入端的个数，如一个四输入端的与非门扇入系数 。 集成电路的扇出fan-out系数指在其正常工作的情况下，能带同类门电路的最大数目。由可知CMOS电路带载时的工作情况可分为拉电流负载和灌电流负载两种情况，下面分别讨论。图2.1.10 CMOS反相器带载电路1拉电流负载图a所示为拉电流负载情况，G1为驱动门，G2、G3为负载门，当G1输出高电平，拉电流向外，随着负载个数增加，拉电流增加

29、， VOH 随之降低，但不得低于VOHmin 。因此可以计算拉电流扇出系数为：2.1.3 CMOS门电路技术参数2灌电流负载图b所示为灌电流负载情况，当G1输出低电平，灌电流向内，随着负载个数增加，灌电流增加， VOL 升高，但不得高于VOLmax 。可以计算灌电流扇出系数为：图输出系数的计算a拉电流负载 b灌电流负载 一般逻辑器件的数据手册中，并不直接给出扇出系数，可以通过上述计算式估算或通过实验求的，并注意设计时留有余量，以保证数字系统能够正常运作。在工程实际中， NOL和NOH未必相等，应取两者中小的值，并适当留有余量。【例2.3】74HCT与TTL电路兼容，假设用74HCT驱动TTL门

30、，TTL门电路的 ， ，根据表数据计算74HCT的扇出系数。解：表中数据可知： ， ，负号表示电流流出，反之表示电流流入，计算时可只取绝对值。那么拉电流扇出系数为： 灌电流扇出系数为：74HCT驱动TTL时扇出系数为10，即最多能接入10个TTL门。2.1.3 CMOS门电路技术参数值得注意的是，以上仅考虑每个负载门只有一个输入端与驱动门连接，假设负载门有多个输入端与驱动门连接时，扇出系数实际上是所接的输入端个数！假设输入端个数超出扇出系数时，可考虑接入缓冲门来增大输出端的驱动能力。另外，当负载门是CMOS门时，扇出数一般较大。但增加负载门时会导致输入端电容总值增大，电路充放电时间增加，从而影

31、响电路的速度。在传统的小规模逻辑电路设计中，扇入扇出问题是一个必须十分注意的问题。在现代数字系统设计中，趋向于单片实现方案，扇入扇出问题在自动化设计过程中会由软件自动考虑，因此一般不必人为介入。2.1.3 CMOS门电路技术参数三、交流电气参数1. 传输延迟时间传输延迟时间propagation delay是表征电路开关速度的重要参数，它指输入波形变化到输出波形相应发生变化所需的时间。在本章MOS管的动态特性中已谈到，MOS的各极之间及电极与衬底间存在寄生电容parasitic capacitance，另外CMOS输出端连接其他CMOS门时，又存在负载电容。导致输入信号跳变时，输出信号相对滞后

32、，如下图。2.1.3 CMOS门电路技术参数当输出由高电平跳变为低电平时，传输延迟时间记做tPHL；输出由低电平跳变为高电平时，传输延迟时间记做tPLH。由于CMOS门电路的互补对称性， tPHL与tPLH一般近似相等，因此常用平均传输延迟时间tPD=1/2 tPHL + tPLH 来表征电路工作速度。图2.1.16 CMOS反相器传输延迟时间可见，低电压系列74LVC和超低电压系列74ALVC工作速度要快得多。另外，为了缩短传输延迟，提高工作速度，必须减小负载电容和MOS管的导通电阻Ron，实际使用中，可以通过提高电源电压和输入信号的高电平来实现。2.1.3 CMOS门电路技术参数参数/单位

33、CMOS系列4000B74HC74HCT74AHC74AHCT74LVC74ALVC/ns1009145.35.53.82表2.1.5 给出几种CMOS系列电路的传输延迟时间。表2.1.5 几种CMOS系列电路的传输延迟时间动态功耗主要由两局部组成，一局部是对负载电容充放电产生的功耗，用PL表示，另一局部是对电路内部功耗电容充放电产生的功耗，用PT表示。其中，CL为负载电容，CPD为功耗电容，可在制造商提供的芯片数据手册中查阅，VDD为供电电源， f为输出信号的转换频率。2. 动态功耗图关于CMOS反相器的电压和电流传输特性的分析可知，在AB和CD两段，电路处于稳定状态，也称静态static，

34、此时电流根本为零，静态功耗Ps 很低。所以CMOS电路广泛应用于要求功耗较低或者电池供电的设备，如笔记本、 、平板电脑等。这些设备待机时，功耗非常低。2.1.3 CMOS门电路技术参数 但在BC段时，CMOS反相器从一种稳态变化到另一种稳态的过程中，电流较大，产生的附加功耗，称为动态功耗dynamic power dissipation。很多便携式设备在待机时触感比较冰凉，使用时会微微发热，正是功耗增大的反响。解：动态功耗为： 静态功耗为： 故，总功耗为：可见，静态功耗远小于动态功耗，估算时常只计算动态功耗。2.1.3 CMOS门电路技术参数2.1.4 其他CMOS逻辑门电路在CMOS反相器根

35、底上，通过串联或并联附加的互补MOS管可以获得实现其他逻辑功能的CMOS门电路，如与非门、或非门、与门、或门等。为了作图方便，并突出逻辑功能，保护电路不再画出。一、CMOS与非门图所示为二输入CMOS与非门电路，由两个串联的NMOS管和两个并联的PMOS管组成。表给出CMOS与非门真值表及MOS管状态。ABTP1TP2TN1TN2Y00ONONOFFOFF101ONOFFOFFON110 OFFONON OFF111 OFF OFFONON0表可见电路实现了与非功能，即 。推广而言，N个输入端的与非门由N个串联的NMOS管和N个并联的PMOS管组成。2.1.4 其他CMOS逻辑门电路二、CMO

36、S或非门图所示为二输入CMOS或非门电路，由两个串联的PMOS管和两个并联的NMOS管组成。表给出CMOS或非门真值表及MOS管状态。ABTP1TP2TN1TN2Y00ONONOFFOFF101ONOFFOFFON110 OFFONONOFF111 OFF OFFONON0表可见电路实现了或非功能，即 。推广之，N个输入端的或非门由N个串联PMOS管和N个并联的NMOS管组成。2.1.4 其他CMOS逻辑门电路三、CMOS缓冲电路 以上CMOS与非门和或非门电路结构简单，但由于串并联结构的不对称，会带来实际使用的缺乏，如：2.1.4 其他CMOS逻辑门电路为了克服这一问题，实际生产的CMOS门

37、电路在输入和输出端带有参数对称性较好的反相器，作为缓冲。如下图为带缓冲的CMOS或非门，需要注意，输入、输出端添加缓冲后逻辑功能会发生变化，图中与非门输入、输出端添加缓冲后得到了或非门。图所示为带缓冲的CMOS与非门内部电路略。图带缓冲的CMOS或非门图带缓冲的CMOS与非门2.1.4 其他CMOS逻辑门电路图为CMOS与门、或门、缓冲门，其他CMOS门电路，读者可自行分析。图带缓冲的CMOS非门、或门、缓冲门在根本电路的输入和输出端加上反相器后，其输入特性和输出特性与CMOS反相器没有区别，这样不仅改善电路的电气特性，也给使用带来方便。表给出缓冲电路对门电路电气性能的影响。参数不带缓冲带缓冲

38、噪声容限大于20%VDD大于30%VDD输出波形不对称对称输出阻抗变化稳定输入电容大小传输延迟慢快表缓冲电路对门电路电气性能的影响2.1.4 其他CMOS逻辑门电路【例2.5】 试分析图电路的逻辑功能，写出输出的逻辑表达式。解：A、B的输入端TP1与TP2管串联，TN1与TN2管并联，再分别与C输入端的TP3并联、TN3串联；后再经过一个反相器，故输出表示式为：图2.1.22 例2.5的电路图2.1.4 其他CMOS逻辑门电路四、CMOS缓冲门图给出CMOS缓冲门的结构和符号。前文提到，在今天的数字系统设计中很多标准芯片已经很少用，但缓冲门除外。最简单的缓冲门由两个反相器连接而成，制作时采用大

39、尺寸结构的MOS管，即增大图中“W的尺寸。从而减小导通电阻RON，缩短充放电时间。特别是当所带负载电容较大时，缓冲在提高电路速度上具有重要意义。另外，由于允许流过的电流较大，缓冲门也常用于输出端口的驱动，如驱动LED发光等。图缓冲门a简单电路结构 b逻辑符号2.1.5 CMOS传输门图2.1.24 CMOS传输门及其符号a电路b特定外形符号 c矩形轮廓符号2.1.5 CMOS传输门 二、CMOS传输门的应用CMOS传输门传输延迟短、结构简单，可和CMOS反相器可以组成许多复合逻辑电路，如异或门、三态门、数据选择器、存放器、计数器等，同时在数模结合的电路，如取样-保持电路、斩波电路中也广泛使用，

40、以下举假设干例子。1. CMOS传输门构成异或门图所示为CMOS传输门和反相器组成的异或门电路，表给出CMOS异或门真值表及传输门状态。2.1.5 CMOS传输门ABTG1TG2Y00导通截止001导通截止110 截止 导通111 截止 导通0图2.1.25 CMOS异或门。表可见电路实现了异或功能，即2. CMOS传输门构成数据选择器图所示为CMOS传输门和反相器组成的数据选择器电路multiplexer circuit，简称MUX，S为选择select控制端，A、B为数据输入端，表给出其真值表及传输门状态。2.1.5 CMOS传输门图2.1.26 CMOS MUX电路STG1TG2Y0导通

41、截止A1 截止 导通B表2.1.10 CMOS数据选择器真值表及传输门状态一、三态输出的CMOS门电路结构和工作原理三态tri-state，简称TS输出的门电路的输出除了一般门电路的高电平、低电平两种状态外，还有高输出阻抗的第三种状态，称为高阻态high-impedance state，也称禁止态，用“Z表示。图是三态输出的缓冲门电路及其符号，其中A为输入端，Y为输出端，EN是控制信号输入端，也称使能端enable。2.1.6 三态输出的CMOS门电路其中，图2.1.27(a)是使能端高电平有效active high的缓冲门，当EN=1时，传输门导通，Y=A；当EN=0时，传输门截止，Y=Z。

42、a高电平使能三态缓冲门b低电平使能三态缓冲门一、三态输出的CMOS门电路结构和工作原理三态tri-state，简称TS输出的门电路的输出除了一般门电路的高电平、低电平两种状态外，还有高输出阻抗的第三种状态，称为高阻态high-impedance state，也称禁止态，用“Z表示。图是三态输出的缓冲门电路及其符号，其中A为输入端，Y为输出端，EN是控制信号输入端，也称使能端enable。2.1.6 三态输出的CMOS门电路a高电平使能三态缓冲门b低电平使能三态缓冲门图只是一个例子，在实际使用中，CMOS可以有不同形式的电路结构，三态门的使能端可以高电平或低电平有效，输入与输出可以是同相或者反相

43、。且这种三态输出结构有时也用于其它逻辑功能CMOS集成电路的输出端。图为三态输出的反相器符号。2.1.6 三态输出的CMOS门电路图三态输出的反相器符号a高电平使能三态反相器b低电平使能三态反相器二、三态输出的CMOS门电路应用1构成数据总线三态输出门电路广泛应用于采用总线传输的数字系统中。在较复杂的数字系统如计算机中，为了减少各单元间的连线数，用同一导线分时传输来自不同信号源的数据的连接方式称为总线bus结构，形式如图a。2.1.6 三态输出的CMOS门电路图三态输出CMOS门电路的应用a实现总线传输图中G1、G2Gn均为三态输出门，只要工作用控制各使能端轮流定时地为1，且任何时刻只有一个使

44、能端为1，该门输出信号传到总线上，其他门输出处于高阻态，这样就可以轮流地把各个门的数据依次传输到总线上而互不干扰。2. 构成数据选择器图b所示为三态输出CMOS缓冲门组成的数据选择器，S为选择控制端，A、B为数据输入端，其逻辑功能类似图传输门构成的数据选择器。图、中将输出端直接相连的结构称为“线与wired AND，在这两类电路中，这种连接的前提是控制端S的输入保证任何时刻只有一个门的输出有效，其他输出端为高阻态，才不会造成数据混乱，甚至损坏电路。普通的逻辑门电路那么因无法满足这种前提，而不能直接线与。2.1.6 三态输出的CMOS门电路图三态输出CMOS门电路的应用b实现数据选择器3. 实现

45、数据双向传输图c所示为三态输出CMOS缓冲门组成的数据双向传输电路，S为方向控制端，A、B为数据输入/输出端。当S=1时，G1选通、G2高阻，数据从A经G1传到B；当S=0时，G1高阻、G2选通，数据从B经G2传到A。这种双向数据传输可应用于存储器的数据写入和读出等场合。2.1.6 三态输出的CMOS门电路图三态输出CMOS门电路的应用c实现数据双向传输在CMOS电路中，为了满足输出电平转换、吸收大负载电流和实现线与连接的需要，有时将输出端电路结构改为一个漏极开路输出的MOS管，构成漏极开路open-drain，简称OD门。一、CMOS漏极开路门电路结构和符号所谓漏极开路门是指CMOS门输出电

46、路只有NMOS管，且其漏极开路，如下图为CMOS漏极开路与非门及其符号，图中“ 表示OD输出结构。2.1.7 CMOS漏极开路门OD门工作时，必须外接上拉电阻 和电源 ，如图c所示。满足 时，当A、B中至少一个为“0时，一个或两个NMOS管截止，输出 ；当A、B均为“1时，NMOS管均导通时， ，实现与非逻辑。其他逻辑功能的CMOS门电路也有相应的OD输出结构。2.1.7 CMOS漏极开路门图2.1.31 CMOS漏极开路门的应用a实现线与功能二、OD门的应用2.1.7 CMOS漏极开路门图2.1.31 CMOS漏极开路门的应用b实现电平转换二、OD门的应用2.1.7 CMOS漏极开路门3增加

47、带载能力OD门可用来驱动发光二极管、指示灯、继电器或者脉冲变压器等需要较大电流驱动的器件。表可以看出74HC/HCT系列的CMOS门的最大灌电流和拉电流为4mA。图c假设采用OD输出的反相器74HC05驱动，那么当输入为低电平时，输出高电平，二极管熄灭；否那么输出低电平，二极管发光。如果发光二极管换成指示灯12V，20mA，那么74HC05无法驱动，可选用OD输出的74AC05，其灌电流24mA。考虑到驱动的需要，此电路中的上拉电阻 的值要视负载的特性选择，通常小于1k。图2.1.31 CMOS漏极开路门的应用c增加带载能力三、上拉电阻 对OD门的影响CMOS的OD门电路连接时，由于驱动门的输

48、出电容、负载门的输入电容以及接线电容的存在，上拉电阻RP 的大小必然影响OD门的开关速度。 RP 的值越小时，负载电容的充电时间常数越小，开关速度越快，但功耗大。但一方面，多个OD门线与时，最危险情况是只有一个门导通，输出低电平，其他门均截止，输出高电平，负载电流将全部流向导通的OD门。此时上拉电阻RP 具有限流作用，取值不能太小，应保证电流不超过额定IOLmax。另一方面，所有OD门均截止时，为使得高电平不低于额定VOHmin， RP 的选择不宜过大。因此上拉电阻RP 有一定取值范围，下面举例说明。2.1.7 CMOS漏极开路门如下图，设有n个OD门并联进行线与后，驱动总数为m个输入端的p个

49、CMOS门负载。下文为方便起见，电流方向已在图中标出，计算时电流值取绝对值。2.1.7 CMOS漏极开路门图2.1.32 OD门外接上拉电阻工作情况aRL最大值计算bRL最小值计算2.1.7 CMOS漏极开路门1. 所有OD门同时截止情况当所有OD门都截止，输出都为高电平时，Y=1，参考图a。对于驱动门，由于OD门的输出端MOS截止，因而流过电流很小，仅有少量漏电流 IOH 流入OD门，n个OD门流入电流总和 nIOH 。 对于负载门，输入为高电平，设每个输入端的输入高电平电流为 IIH，m个输入端流入电流总和 mIIH 。 以上两局部电流，均由电源VDD经限流电阻RP , 并在RP 上产生压

50、降。为了保证输出端Y高电平VOH不低于规定的高电平下限 VOHmin 。那么RP 不能取得过大，有：2.1.7 CMOS漏极开路门2. 仅有一个OD门导通当仅有一个OD门导通时，线与后输出为低电平时，Y=0，参考图b。对于驱动门，由于只有一个OD门导通，流入这个OD门灌电流IOL 较大，其他OD门截止因而流过电流很小，仅有少量漏电流IOH流入。此时假设忽略这些漏电流，那么OD门流入电流最大值为IOLmax 。 实际设计中，为保证OD门线与连接后能够正常工作， RP 应选取在RP（min）和RP（max）之间。若要求电路速度快，选用的RP可接近RP（min）的值；若要求电路功耗小，则选用的RP可

51、接近RP（max）的值。2.1.7 CMOS漏极开路门【例2.5】如下图电路，驱动门G1、G2、G3为74HC03属OD输出与非门线与后驱动G4、G5、G6为74HC00与非门。假设VDD=5V时，74HC系列参数如表所示，试求RP 的取值范围。解：174HC03所有OD门截止时，有：274HC03仅有一个OD门导通时，有：2.1.8 CMOS集成电路的产品系列及使用一、CMOS集成电路的产品系列CMOS集成电路因其功耗低，电源电压范围宽，逻辑摆幅大，抗干扰能力强，扇出系数较大，集成度高，温度稳定性好，本钱低优点而快速开展。到目前为止，各国生产的CMOS数字集成电路主要有：一类是标准CMOS系

52、列，即4000/4500系列；另一类是74/54C系列，其中74系列为民用产品，54系列为军用产品，其引脚编号和逻辑功能与74系列根本相同，但适用的温度范围更宽，测试和筛选标准更严格。随着CMOS制造工艺的不断改进，各厂家又先后推出了不同系列。以下以具有代表性的美国TI公司的产品系列为例进行介绍，包括HC/HCT系列、AHC/AHCT系列、VHC/VHCT系列、LVC系列、ALVC系列等。2.1.8 CMOS集成电路的产品系列及使用14000/4500系列早期的根本CMOS集成逻辑门产品，改进后称为4000B系列。这两个系列产品的电源电压范围宽，为318V，功耗低，噪声容限、扇出系数等参数都优

53、于TTL逻辑门。但受当时制造工艺水平的限制，工作速度低，平均传输延迟时间为40ns175ns，且带载能力弱，拉电流和灌电流都只有0.5mA左右。274HC/HCT系列HC/HCT系列“高速CMOShigh-speed CMOS/high-speed CMOS,TTL compatible系列的简称，由于制造上采用了硅栅自对准工艺及缩短MOS管的沟道长度，将平均传输延迟时间提高到10ns左右，拉电流和灌电流都提高到4mA左右。HC系列工作在26V电压下，不与TTL兼容；HCT系列工作与5V电压下，与TTL完全兼容，适用于CMOS和TTL混用的系统中。2.1.8 CMOS集成电路的产品系列及使用3

54、74AHC/AHCT系列AHC/AHCT系列是改进的HC/HCT系列(advanced HC/advanced HCT)的简称，改进后的工作速度比HC/HCT系列提高一倍左右，带载能力也提高近一倍，同时又与HC/HCT系列兼容，AHCT与TTL兼容。这两个系列使用较方便，应用最广。与TI公司AHC/AHCT系列类似的产品有如Philips的VHC/VHCT系列，由于生产企业不同，性能参数上不完全相同，使用时应参考相应的数据手册。474LVC系列LVC系列是低电压low-voltage CMOS系列的简称，是为适应便携产品和电池供电产品开展的系列。工作与1.653.3V低电压下，传输延时更低，最

55、大负载电流提高，可达24mA。此外，LVC系列还提供了多种用于3.3V/5V逻辑电平的转换器件，为3.3V系统和5V系统间的连接提供了便捷的解决方案。2.1.8 CMOS集成电路的产品系列及使用574ALVC系列ALVC系列是改进LVCadvanced LVC系列的简称，在LVC根底上进一步提高工作速度，并提供了性能优越的总线驱动器件。LVC和ALVC系列在移动式便携电子设备中的应用较广泛。2.1.8 CMOS集成电路的产品系列及使用二、CMOS集成电路的命名关于CMOS器件的命名方法我国国家标准与国外企业的做法有所不同，国外企业多在国际通用系列型号前冠以自己企业代号，我国有些生产厂也仿照这种

56、形式。下面以TI公司的CMOS集成电路命名加以说明： SN 74 HC 04 J 123451制造企业：SN为美国TI公司、Motorola公司等；DM为美国国家半导体公司；CC为中国制造的CMOS产品；TC为日本东芝公司制造的产品。2品种规格：40为4000系列070；54为军用系列-55125；74为民用系列070。3系列规格：参看上文CMOS产品系列。4功能编号：如04为六反相器；00为四二输入与非门。5封装形式： J为陶瓷双列直插封装；P为塑料双列直插封装；T ：金属扁平；W ：陶瓷扁平。 需要说明的是，虽然CMOS器件命名方法各企业略有差异，但只要功能编号相同，则逻辑功能、引脚排列是

57、相同的，性能和具体参数却依品种、系列规格而不同，使用时应查阅相应的厂家数据手册，以便正确使用。2.1.8 CMOS集成电路的产品系列及使用三、CMOS集成电路的使用本卷须知CMOS集成电路虽都设有保护电路，但它所能承受的静电电压和脉冲功率仍有一定的限度，在存储和使用时应注意：1电源：注意电源电压的范围和电源极性，在安装、插拔器件时，切断电源，严禁带电操作。2输入端保护：在存储和运输过程中，做好静电屏蔽，可用金属容器或者导体材料包装，不要放在易产生静电的化工材料或化纤织物中。组装、调试时，烙铁、工作台均应良好接地，烙铁功率不能过大。2.1.8 CMOS集成电路的产品系列及使用三、CMOS集成电路

58、的使用本卷须知3输出端保护：输出端不能和电源或者地短接，防止过流损坏；除OD门外，输出端不能并联使用。4驱动能力提高：为了增加CMOS电路的驱动能力，除了选用驱动能力较大的缓冲器外，还可以将同一芯片上的几个同类电路的输入端和输出端分别并接在一起来提高驱动能力。2.1.8 CMOS集成电路的产品系列及使用三、CMOS集成电路的使用本卷须知5降低干扰：数字电路或者系统的供电电源一般由整流稳压电路提供，这种电源并非理想，当数字电路在高、低电平状态间切换时，可能产生较大的脉冲电流或尖峰电流，而干扰电路。常用处理方法是参加去耦滤波电容，在电源与地之间接10100F的低频去耦电容和0.010.1F的高频去

59、耦电容以滤除开关噪声。6接地与安装：正确的接地技术对降低电路的噪声很重要，可将电源地与信号地分开，信号地先聚集，两者再通过最短的导线连接。系统同时有模拟、数字两种器件时，也应先分别连接，再选用共同适宜的接地点，防止互相干扰。这方面更详细介绍，可参阅电子实训类相关资料，典型电路应用设计也可参考集成电路的数据手册。2.2 TTL门电路在TTL集成电路中，以双极型三极管bipolar junction transistor，简称BJT作为开关器件，因其输入级和输出级都采用双极型三极管而得名晶体管-晶体管逻辑transistor-transistor logic，简称TTL。下面探讨的BJT的开关特性

60、，更多关于BJT的工作原理可以参考模拟电子技术教材相关内容。2.2.1 BJT的开关特性一、BJT根本开关电路用NPN型BJT构成的根本开关电路如图a所示，BJT输出特性曲线如图b所示。NPN型BJT工作分为截止区、放大区、饱和区三个区域，特点如下：图2.2.1 BJT根本开关电路a电路b工作状态图解2.2.1 BJT的开关特性一、BJT根本开关电路用NPN型BJT构成的根本开关电路如图a所示，BJT输出特性曲线如图b所示。NPN型BJT工作分为截止区、放大区、饱和区三个区域，特点如下：图2.2.1 BJT根本开关电路a电路b工作状态图解2.2.1 BJT的开关特性一、BJT根本开关电路用NP