计算机专业基础综合模拟试卷2

1、计算机专业基础综合（总线）模拟试卷2（总分:56.00,做题时间：90分钟）一、B单项选择题1-40小题。下列每题给出的四个选项中，只有一个选项是最符合题目要求的。/B（总题数：23，分数:46.00）总线周期的类型包括（）。内存读周期/写周期I/O读周期I/O写周期以上均是 V按照总线周期区分为内存读周期、内存写周期、I/O读周期、I/O写周期四种类型。在串行通信中，根据数据传输方向不同可以分成三种方式，不包括的方式是（）。单工双工半单工 V半双工根据数据传输方向不同，可以分为单工、半双工和全双工三种通信方式，不存在所谓的半单工方式。单工 通信是指数据单方向传送；半双工通信是指数据可以两个方

2、向传送，但同一时刻只能一个方向传送；全双 工通信是指数据可以同时两个方向传送。计算机要对声音信号进行处理时，必须将它们转换成数字声音信号。最基本的声音信号数字化方法是取 样一量化法。若量化后的每个声音样本用2个字节表示，则量化分辨率是（）。1/21 / 10241 / 65536 V1 / 131072量化后的每个声音样本用2个字节（16位）表示，2 16=65536，其倒数就是量化分辨率。模拟音频转换成 数字音频需要经过采样、量化和编码三个过程。其中量化是将每个采样点得到的幅度值用数字表示，量化 位数（又称采样精度）表示存放采样点幅度值的二进制位数，它决定了模拟信号数字化后的动态范围。在相

3、同的采样频率下，量化位数越大，则采样精度越高，声音的质量也越好，声音信息的存储量也相应越大。在系统总线中，地址总线的位数（）。与机器字长有关与存储单元个数有关 V与存储字长有关与存储器带宽有关地址总线的位数与存储单元个数有关，地址总线的位数越多，可访问的存储单元个数就越多。系统总线按 传送信息的不同可以细分为地址总线、数据总线和控制总线。地址总线由单方向的多根信号线组成，用于 CPU向主存、外设传输地址信息；数据总线由双方向的多根信号线组成，CPU可以沿这些线从主存或外设读 入数据，也可以沿这些线向主存或外设送出数据；控制总线上传输的是控制信息，包括CPU送出的控制命 令和主存（或外设）返回C

4、PU的反馈信号。地址总线宽度决定了 CPU可以访问的最大的物理地址空间，简单 地说就是CPU到底能够使用多大容量的主存。例如，32位地址线可寻址的最大容量为2 32=4 096MB（4 GB）。标准总线内部结构包含（）。数据传送总线仲裁总线公用总线以上三项均是 V总线内部结构包括：数据传送总线、仲裁总线、中断和同步总线以及公用总线。下列关于总线仲裁方式的说法中，不正确的是（）。独立请求方式总线控制逻辑复杂，但响应时间最快计数器定时查询方式下，有一根总线请求线（BR）和一根设备地址线 V分布式仲裁控制逻辑不需要中央仲裁器链式查询方式对电路故障最敏感独立请求方式每个设备均有一对总线请求线和总线允许

5、线，总线控制逻辑复杂，但响应速度快，故选项A 正确。计数器定时查询方式采用一组设备地址线，故选项B错误。链式查询方式对硬件电路故障敏感，且 优先级不能改变，故选项D正确。分布式仲裁方式不需要中央仲裁器，每个主模块都有自己的仲裁号和仲 裁器，多个仲裁器竞争使用总线，故选项c正确。下面关于PCI总线的叙述中，不正确的是（）。HOST总线不仅连接主存，还可以连接多个CPUPCI总线体系中有三种桥，它们都是PCI设备以桥连接实现的PCI总线结构不允许多条总线并行工作 V桥的作用可使所有的存取都按CPU的需要出现在总线上下列关于总线的同步传输控制和异步传输控制的说法中，不正确的是（）。同步传输控制是指通

6、信双方使用同一个时钟信号进行同步总线时钟可以由CPU的总线控制逻辑部件提供异步传输控制是指在总线上传送数据时，允许通信双方各自使用自己的时钟信号，采用“应答方式” 解决数据传输过程中的时间配合关系异步传输控制双方共同使用同一个时钟信号进行同步 V同步传输控制是指在总线上传送数据时，通信双方使用同一个时钟信号进行同步，这个时钟信号通常可以 由CPU的总线控制逻辑部件提供，称为总线时钟。异步传输控制是指在总线上传送数据时，允许通信双方 各自使用自己的时钟信号，采用“应答方式”解决数据传输过程中的时间配合关系。系统中的地址总线的位数与（）相关。机器字长实际存储单元个数存储字长地址寄存器的位数 V地址

7、总线的位数与最大存储单元个数相关，也与MAR的位数相关。地址总线的宽度决定了 CPU可以访存的 最大物理地址空间。地址总线的位数与实际存储单元个数是无关的，而MAR的位数与其是相关的，一般这 二者是相等的。集中裁决方式包括（）。链式查询方式计数器查询方式独立请求方式以上三者均是 V集中裁决方式包括：链式查询方式、计数器查询方式、独立请求方式。总线的一次信息传送过程大致分为（）阶段。I.请求总线II.总线仲裁III.寻址（目的地址）IV.信 息传送V .状态返回（错误报告）1、II、III、IV、V VII、III、IVI、III、IV、VI、I、V总线的一次信息传送过程可以分为：请求总线、总线

8、仲裁、寻址（目的地址）、信息传送、状态返回（错误报 告）五个过程。访问内存所得到信息经（）传送到CPU。数据总线 V地址总线控制总线总线控制器系统总线按传送内容的不同可分为地址总线、数据总线和控制总线。地址总线由单向多根信号线组成，可 用于CPU向主存、外设传送地址信息；数据总线由双向的多根信号线组成，CPU可以沿着这些线从主存或 外设读入数据，也可发送数据；控制总线上传输控制信息，包括控制命令和反馈信号等。访问内存所得到 的信息是数据信息，通过数据线传送至CPU。接口的主要功能包括（）。I.数据转换II.数据缓冲与时序配合III.提供外部设备和接口的状态IV.实 现主机和外部设备之间的通信联

9、络控制V.电平匹配和负载匹配仅 II、III、IVI、II、III、IV、V V仅III、IV、V仅 I、II、IV、V（1）数据转换：不同类型的数据必须经过转换过程才能被对方识别和接收。（2）数据缓冲与时序配合：在接 口电路中，一般设置几个数据缓冲寄存器，从而使接口具备一定的缓冲存储能力。（3）提供外部设备和接 口的状态：在接口线路中设置设备和接口状态寄存器，CPU可以通过读取其内容了解外部设备和接口线路 的工作状态，调整对外部设备及数据接口的指令。（4 ）实现主机和外部设备之间的通信联络控制：主要通 信联络控制工作包括设备选择、操作时序的控制与协调、中断的请求与批准、主机命令与I / O设

10、备状态的 交换和传递。（5）电平匹配和负载匹配：总线信号电平通常是与TTL兼容的，而外设的I/O信号有TTL电 平和其他规格的电平。当电平不同时，需经过接口电路进行电平转换。下面关于串行传输的叙述中，不正确的是（）。串行总线的数据在数据线上按位进行传输串行总线是一种信息传输信道串行传输需要一组数据线，线路的成本高，适合于近距离的数据传输 V串行传输方式可分为同步方式和异步方式两种串行总线的数据在数据线上按位进行传输，因此只需要一根数据线，线路的成本低，适合于远距离的数据 传输。串行总线是一种信息传输信道。在信息传输通道中，携带数据信息的信号单元叫作码元，每秒通过 信道传输的码元数称为码元传输速

11、率，简称波特率。串行传输方式可分为同步方式和异步方式两种。在异 步传输方式中，每个字符要用一位起始位和若干停止位作为字符传输的开始和结束标志，需占用一定的时 间。所以在进行数据块传送时，为了提高速度，一般把每个字符前后的附加位去掉，而将若干个字符作为 一个数据块一起传送，在数据块的开始和结尾处用一个或若干个同步字符作标志。这种方式称为同步串行 传输方式。下面关于并行传输的叙述中，不正确的是（）。并行总线的数据在数据线上同时有多位一起传送并行传输每一位要有一根数据线，因此有多根数据线衡量并行总线速度的指标是平均数据传输率，即总线上传输的平均信息量 V为了减少线路的数量，可以将并行方式和串行方式结

12、合起来并行总线的数据在数据线上同时有多位一起传送，每一位要有一-根数据线，因此有多根数据线。并行传输 比串行传输速度要快得多，但需要更多的传输线。衡量并行总线速度的指标是最大数据传输率，即单位时 间内在总线上传输的最大信息量。为了减少线路的数量，可以将并行方式和串行方式结合起来。某总线在一个总线周期中并行传送4字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟 频率为33 MHz，则总线带宽是（）。148 MB / s168 MB / s132 MB / s VFuturebus总线与结构、处理器、技术无关Futurebus总线基本上是一个异步数据定时协议Futurebus总线提供对容

13、错和高可靠性系统的支持以上三种 VFuturebus是一个高性能的异步总线标准。其技术要求是：（1） 一个与结构、处理器、技术无关的开发标 准。（2）基本上是一个异步数据定时协议。（3）允许采用可选的同步式协议，用来实现高速的块数据传送。 （4）支持32位或64位寻址，数据线的长度动态可变（32位、64位、128位、256位），以满足不同带宽的要 求。（5）全分布式的并行仲裁协议及集中式仲裁协议，并支持线路交换式和分离业务协议。（6）提供对容 错和高可靠性系统的支持。（7）提供对Cache共享存储器的支持。（8）提供一个兼容的消息传递定义。异步传输方式是指没有统一的时钟，也没有固定的时间间隔，

14、完全依靠传送双方相互制约的“握手信号” 来实现定时控制。在下列各种情况中，最应采用异步传输方式的是（）。I / 0接口与打印机交换信息 VCPU与主存交换信息CPU和总线交换信息CPU内部的各个部件I/O接口和打印机之间的速度差异较大，应采用异步传输方式来提高效率。异步定时方式能保证两个工作 速度相差很大的部件或设备之间可靠地进行信息交换。如果一个总线中并行传送64位数据，总线频率为66 MHz，则总线带宽是（）。1 056 MB / s528 MB / s V2 112 MB / s4 224 MB/s64 位=8B，D =DXf=8 BX66X 10 6 / s=528 MB / s。若时

15、钟频率为120 MHz，传送一个32位字需要8个时钟周期，则该总线系统的数据传输速率是（）。20 MB/s60 MB/s V40 MB/s80 MB/s总线的最大数据传输率又称总线带宽，即每秒传输的字节数。总线带宽=总线宽度X总线频率。由于传送4 字节的数据需要8个时钟周期，因此，总线带宽为4 BX120 MHz 8=60 MB/s。在32位总线系统中，若时钟频率为500 MHz，传送一个32位字需要5个时钟周期，则该总线系统的数 据传送速率是（ ）。200 MB/s400 MB/s V600 MB/s800 MB/s时钟频率为500 MHz，即每秒可以执行500M时钟周期，而数据的传送速率是

16、32位/ 5个时钟周期，即1秒 内有100M个数据传送过程，每一次传送32位（4 B），因此，总线系统的数据传送速率是400 MB/s。CPU总线是一种（）。与CPU直接相连的系统总线时钟同步型输入/输出总线高速串彳丁总线局部总线 V系统级的总线是用来连接（）。CPU内部的运算器和寄存器主机系统板上的所有部件主机系统板上的各个芯片系统中的各个功能模块或设备 V二、B综合应用题41-47小题。/B（总题数：5，分数:10.00）总线的功能有哪些?从功能区分，总线由哪三部分组成?各自对计算机系统性能有什么影响? 正确答案：（正确答案：计算机总线是计算机各部件之间传输信息的公共通路，包括传输数据（信

17、息）信号的 逻辑电路、管理信息传输协议的逻辑线路和物理连线。从总线各自承担的不同功能，分为数据总线、地址 总线、控制总线三部分。数据总线在计算机部件之间传输数据信息，它的时钟频率和宽度的乘积正比于它 支持的最大数据输入/输出能力。地址总线在计算机部件之间传输地址（内存地址、I/O地址）信息，它 的宽度决定了系统可以寻址的最大内存空间。控制总线给出总线周期类型、I/O操作完成的时刻、DMA周 期、中断等有关的控制信号。）存储器读/写总线周期的功能有哪些？ 正确答案：（正确答案：存储器读/写总线周期以猝发式传送为基本机制，一次猝发式传送总线周期通常由 一个地址周期和一个或几个数据周期组成。存储器读

18、/写周期的解释，取决于PCI总线上的存储器控制器 是否支持存储器/ Cache之间的PCI传输协议。如果支持，则存储器读/写一般是通过Cache来进行；否 则，以数据非缓存方式来传输。）接口按数据传输宽度分为哪几类?按操作的节拍分为哪几类?按信息传送的控制方式分为哪几类？ 正确答案：（正确答案：（1）按数据传输宽度分类并行接口：主机与接口、接口与外部设备之间都是对1 字节或几字节各位同时进行处理的方式完成信息传递工作的，即每次传送1字节或几字节的全部代码。因 此并行接口的数据通路是按字或字节设置的。一般当I/O设备本身是按照并行方式工作，并且主机与外部 设备之间距离较近时，选用并行接口。串行接

19、口：接口与主机之间完全按照并行的方式传递数据。但接 口与I/O设备之间有时是按照每次传送一位的方式实现数据传递，即每字节是按位依次传送的。因此要求 串行接口必须设置具有移位功能的数据缓冲器，以实现数据格式的串一并转换。同时还要求接口中使用同 步定时脉冲信号来控制信息的传递速率，以保证信号能够在接口与外部设备之间实现同步串行传送。一般 的低速I/O设备、计算机网络的远程终端设备以及通信系统的终端采用串行接口。（2）按操作的节拍分类 同步接口：同步接口的数据传送是按照CPU的控制节拍进行的。无论是CPU与接口之间，还是接口与外 部设备之间的数据交换都由CPU的控制节拍来协调，与CPU的节拍同步。这种接口的控制简单，但其操作 时间必须与CPU的时钟同步。异步接口：异步接口不由CPU的时钟控制。CPU与I/O设备之间的信息 交换采用应答方式。连接在总线上的任何两个设备均可以交换信息，在交换信息的两个设备中，负责控制 和支配总线控制权的设备称为主设备，与主设备交换信息的设备称为从设备。如将CPU看作主设备，将I /O设备看作从设备。在信息交换时，主设备发出交换信息的“请求”信号，经过接口传送给从设备，从 设备完成主设备指定的操作后向主设备发出“回答”信号。按这种一问一答的方式分步完成信息的交换。 其中从“请求”到“回答”之间的时间是由完成操作所需的实际工作时间决定