超大规模集成电路课设：2

1、课程设计任务书学生姓名：助人为乐专业班级:不计得失指导教师:一定过工作单位:信息工程学院题目：2-4数据选择器版图设计初始条件：计算机、ORCAD软件、L-EDIT软件要求完成的主要任务：1、课程设计工作量：2周2、技术要求：（1）学习ORCAD软件、L-EDIT软件软件。（2）设计一个2-4数据选择器。（3）利用ORCAD软件、L-EDIT软件对该电路进行系统设计、电路设计和版图设计， 并进行相应的设计、模拟和仿真工作。3、查阅至少5篇参考文献。按武汉理工大学课程设计工作规范要求撰写设计报 告书。全文用A4纸打印，图纸应符合绘图规范。时间安排：2013.11.22布置课程设计任务、选题；讲解

2、课程设计具体实施计划与课程设计报告格 式的要求；课程设计答疑事项。2013.11.25-11.27学习ORCAD软件、L-EDIT软件，查阅相关资料，复习所设计内容 的基本理论知识。2013.11.28-12.5对2-4数据选择器电路进行设计仿真工作，完成课设报告的撰写。2013.12.6提交课程设计报告，进行答辩。指导教师签名：年月日系主任（或责任教师）签名：年月日目录摘要 TOC o 1-5 h z HYPERLINK l bookmark38 o Current Document 绪论2 HYPERLINK l bookmark41 o Current Document 软件简介3译码器

3、电路设计及仿真.43.1译码器电路设计.43.2译码器仿真和分析5译码器版图设计64.1与非门版图设计.64.2反相器版图设计.64.3整体版图设计.7 HYPERLINK l bookmark44 o Current Document 总结8参考文献9摘要本文记述了电路原理图的输入、仿真电路图及对整体进行仿真并验证。其中值得注意 的是在原理图输入中，对NMOS、PMOS的元件选择gpdk180元件库中的元件，在仿真电 路设计中，由于2个输入并在结果中显示4个输出，且输入状态分别有00、01、010、10、 11，在设计信号输入时要确定每个输入的周期，以便于采集整个输入状态，例如：输入A 的周

4、期为40ns，输入B的周期为120ns，输入C的周期为360ns即可完成全部状态。关键词：译码器，CMOS，集成电路1绪论译码器是组合逻辑电路的一个重要的器件，其可以分为：变量译码和显示译码两类。 变量译码一般是一种较少输入变为较多输出的器件，一般分为2n译码和8421BCD码译 码两类。显示译码主要解决二进制数显示成对应的十、或十六进制数的转换功能，一般 其可分为驱动LED和驱动LCD两类。译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都 表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码， 实现译码操作的电路称为译码器。或者说，译码器是可以

5、将输入二进制代码的状态翻译 成输出信号，以表示其原来含义的电路。2软件简介Cadence Design Systems是一个专门从事电子设计自动化(EDA)的软件公司，由SDA Systems和ECAD两家公司于1988年兼并而成。是全球最大的电子设计技术(Electronic Design Technologies)、程序方案服务和设计服务供应商。其产品涵盖了电子设计的整个 流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC设 计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。包括原理图输入、 生成、模拟数字/混合电路仿真，fpga设计，pcb编辑和

6、自动布局布线mcm电路设计、 高速pcb版图的设计仿真。Cadence Allegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。 应用平台的协同设计方法，工程师可以迅速优化I/O缓冲器之间和跨集成电路、封装和 PCB的系统互联。该方法能避免硬件返工并降低硬件成本和缩短设计周期。铿腾电子科 技有限公司或益华电脑科技股份有限公司(Cadence Design Systems, Inc； NASDAQ： CDNS) 是一个专门从事电子设计自动化(EDA)的软件公司，由SDA Systems和ECAD两家公司 于1988年兼并而成。是全球最大的电子设计技术(Electronic De

7、sign Technologies) 程序 方案服务和设计服务供应商。其解决方案旨在提升和监控半导体、计算机系统、网络工 程和电信设备、消费电子产品以及其它各类型电子产品的设计。产品涵盖了电子设计的 整个流程，包括系统级设计，功能验证，IC综合及布局布线，模拟、混合信号及射频IC 设计，全定制集成电路设计，IC物理验证，PCB设计和硬件仿真建模等。其总部位于美 国加州圣何塞(San Jose)，在全球各地设有销售办事处、设计及研发中心。3译码器电路设计及仿真3.1译码器电路设计变量译码器是一个将n个输入变为2八个输出的多输出端的组合逻辑电路。其模型 可用下图来表示，其中输入变化的所有组合中，每

8、个输出为0的情况仅一次，故译码器 又可以称为最小项发生器电路。LCD译码驱动器电路与LED的译码驱动电路不同，其输 出不是高电平或低电平，而是脉冲电压，当输出有效时，其输出为交变的脉冲电压，否 则为高电平或低电平。译码器主要由与非门电路构成的2输入译码器，其输出共有22个（即4），从图上 可以每个其输出对应于一个最小项。在这电路中当输入BA的取值为10，即对应于十进 制数的2时，其F2输出为高电平，其余的输出为0。图2-1 译码器电路原理图3.2译码器仿真和分析表2.1所示为2-4译码器的真值表，输入时2位二进制代码A和B，输出是其状态译 码。表2.1三位二进制译码器真值表输入输出BAY3Y2

9、Y1Y0001110011101101011110111如下图为仿真波形：图2-2 译码器仿真波形图4译码器版图设计4.1与非门版图设计2-4译码器的一个主要组成部分是与非门，有两个输入和一个输出。只有所有输入 都是高电平时，输出才是低电平，下图是与非门的版图设计。4.2反相器版图设计图3-2（a）与非门原理图图4.2反相器版图设计图3-2（a）与非门原理图图当输入电压为高时，PMOS因其栅压栅压等于0而截止，而NMOS导通，此时输出电压为低电平而接近0相反，当输入电压为低时，NMOS和PMOS管分别关断和导通。产生高电平输出电压。因此，不论那种逻辑状态， 管中总有一个处于导通状态另一个处于截

10、止状态。串联在高电平和地之间的这两个晶体产生高电平输出电压。因此，不论那种逻辑状态， 管中总有一个处于导通状态另一个处于截止状态。串联在高电平和地之间的这两个晶体4.3整体版图设计图3-3图3-3译码器电路原理图由上述的电路原理图可以看出，一个2-4译码器由两个非门和四个与非门组成，因 此在绘制版图的时候可以把设计的非门及与非门版图连接一起即可，整体版图设计如下 图所示：图3-4译码器电路版图图3-4译码器电路版图5总结这次设计经过设计和DRC，达到了设计的任务书要求。我主要负责原理图设计与物 理验证这。这次专业课程设计历时十五天，学到很多很多的东西。同时不仅可以巩固以前所学 过的知识，而且学

11、到了很多在书本上所没有学到过的知识。通过这次设计，进一步加深 了对软件工具的了解，让我对它有了更加浓厚的兴趣。特别是当每一步成功时，都会很 高兴。在编辑原理图过程中遇到了不少问题，后来，经过屡次的修改之后，查看资料和 软件的帮助文档，仔细领会设计的意图，最终解决了问题，保证了设计的按时保质的顺 利完成。通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远 不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社 会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题， 可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计 的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢 固。参考文献1来新泉.专用集成电路设计实践.西安电子科技大学出版社，2008.11 来新泉.专用集成电路设计基础教程.西安电子科技大学出版社，2008.10李