电工电子技术第10章

1、第10章组合逻辑电路第10章 组合逻辑电路10.1 组合逻辑电路的分析与设计10.2 译码器10.3 编码器10.5 加法器10.4 数据选择器10.6 组合逻辑电路的竞争与冒险第10章 组合逻辑电路了解组合逻辑电路的特点，掌握组合逻辑电路 分析方法，能够设计简单的组合逻辑电路。2. 理解加法器、编码器、译码器、数据选择器等常用组合逻辑 电路及其中规模器件的功能并掌握使用方法。3. 掌握用74LS138、74LS151等数字集成电路实现逻 辑函数方法。本章要求：4. 了解组合逻辑电路中的竞争-冒险现象。数字逻辑电路时序逻辑电路组合逻辑电路组合逻辑电路分析逻辑功能设计逻辑电路组合逻辑部件小规模集

2、成电路（中规模集成电路）译码器、编码器加法器数据选择器数据分配器数值比较器奇偶校验电路10.1 组合逻辑电路的分析与设计(1) 框图组合逻辑电路 的特点组合逻辑电路.X1X2XnF1F2Fm输入(X1 X2 Xn )，共2n种组合输出(F1 F2 Fm )，m个逻辑函数单输出、多输出两种类型(2) 特点由各种逻辑门组合而成无记忆功能(无反馈线)输出状态仅与当前输入状态有关(3) 描述方法逻辑式真值表卡诺图逻辑图10.1.1 组合逻辑电路分析 由给定的逻辑图逐级推出逻辑表达式1.一般分析方法将逻辑式转换（或化简）到标准与或式（或最简式）由逻辑式列真值表已知逻辑电路确定逻辑功能由真值表，判断逻辑电

3、路的功能2. 分析举例例1：分析下图的逻辑功能。 真值表相同出1不同出0同或功能ABY& 1 1解: 逻辑式逻辑功能ABAB真值表不同出1相同出0异或功能&ABY&解: 逻辑式A逻辑功能B例2：分析下图的逻辑功能。 BA例3: 试分析图示的逻辑电路图的功能 A BY1 Y2 Y3 真值表 可见 AB时，Y11；10 0 100 1001 0 00 00 11 01 1(A1)(B0) 时，Y21；(A0)(B1) 时，Y31；一位二进制数比较电路 BAY2Y3Y1 & & 1 1 1=1解: 逻辑式逻辑功能例4 分析下图的逻辑功能101AA写出逻辑式：设：C=1封锁打开选通A信号YBAC &

4、& & 1解: 逻辑式B011设：C=0封锁选通B信号打开例 4 分析下图的逻辑功能B信号选通电路C=0时，Y=BC=1时，Y=AYBAC & & & 1解: 逻辑式 真值表 逻辑功能10.1.2 组合逻辑电路设计根据逻辑功能要求逻辑电路设计 (1) 由逻辑要求，确定输入、输出变量，列出真值表 (2) 由真值表写出标准与或式，并化简为最简与或式 (3) 由要求，变换逻辑式的形式 (4) 由逻辑式画出逻辑图1. 一般设计方法2. 设计举例例1：用与非门设计一个 三人表决电路。 （原则：少数服从多数） 输入变量A、B、C 列出逻辑真值表不同意不按 为0同意按下为 1,输出变量Y:不通过为0,灯不亮

5、通过为1,灯亮0多出0，1多出1 写出逻辑表达式YABC+5V要设计的逻辑电路解: 对逻辑式进行化简及变换BCA00100111101111 画出逻辑图ABCF & & & & 例2：设有甲、乙、丙三台电动机，它们运转时必须满足这样的条件，即任何时间必须而且仅有一台电动机运行。如不满足条件，就输出报警信号。试设计此报警电路。 确定输入、输出逻辑变量 用A、B、C三个变量表示三台电动机的运行状态 运转时为1，不运转时为0。 报警输出是Y 正常运转是0，报警是1 。 解: 根据题意列出逻辑真值表 列出逻辑表达式并进行化简1 0 1 0 1 0 1 1 ABC0001111001AB 根据逻辑式画出

6、逻辑图ABCY & & & & 1 1 1 1ACBCABC 例3 一个电机可以从三个开关中任何一个开关启动与关闭，另有温度传感器，当温度超过某值时关闭电机并报警，同时各个开关再也不能启动电机。试设计组合电路实现所述功能。 设A、B、C为控制电机的三个开关，开关的任何位置都能启动和关闭电机。 设D为温度信号，D = 0表示超温。 设报警灯信号为Y1，Y1= 0表示报警(灯亮)。 用Y2表示电机， Y2=1表示电机关闭。 确定输入、输出逻辑变量 根据题意列出逻辑真值表。解:开关开关开关温度电机报警ABCDY2Y1000010001010010010011010100010101010110010

7、111010000111001101010101011111100101101111110111111101对电机有 就是 对报警有Y1=D 列出逻辑表达式并进行化简 根据逻辑式画出逻辑图 &ABY2CY1DY0 =1 =1例4 设计一个三变量奇偶检验器。 要求: 当输入变量A、B、C中有奇数个同时为1时，输出为1，否则为 0。分别用异或门和与非门实现。 列逻辑真值表 写出逻辑表达式 0 0 0 0 A B C Y0 0 1 10 1 0 10 1 1 01 0 0 11 0 1 01 1 0 01 1 1 1ABC00100111101111解: 用与非门构成逻辑电路 用异或门构成逻辑电路Y

8、ABC=1=1与非门构成的逻辑电路YCBA011001111101&11&0110例 5 某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和 G2均需运行。试画出控制G1和 G2运行的逻辑图。 设：A、B、C分别表示三个车间的开工状态： 开工为1，不开工为0； G1和 G2运行为1，不运行为0。确定输入、输出逻辑变量 首先假设逻辑变量、逻辑函数取0、1的含义。解: 逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运

9、行，如果三个车间同时开工，则G1和 G2均需运行。开工1不开工0运行1不运行0 根据逻辑要求列真值表0111 0 0 10100011011 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0 A B C G1 G20111 0 0 10100011011 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 01 1 10 0 0 A B C G1 G2 由真值表写出逻辑式ABC00100111101111由卡图诺可得 化简逻辑式 用与非门构成逻辑电路 由逻辑表达式画出卡诺图，由卡图诺可知，该函数不可化简。ABC00100111101111 画出逻辑

10、图ABCABC&G1G210.1.3 组合逻辑电路设计中的几个实际问题1. 组合逻辑电路的规模2. 输入引脚数的限制3. 输出能力不够 组合逻辑电路的设计过程是针对小规模集成电路而言，中规模集成电路的设计可不必化简。 对于集成电路，当器件型号选定后，它的输入引脚就确定下来。在逻辑电路化简时，要本着集成电路最少，集成电路的种类最少的原则。 当负载太大，输出能力不够时，要增加缓冲器或驱动能力大的门电路。作业： 10-1；10-2 ；10-7 ； 10-910.2 译码器 译码是将代码的组合译成一个特定的输出信号。10.2.1 变量译码器（二进制译码器）8个3位译码器二进制代码高低电平信号2n个n位

11、每一组输入代码（最小项）对应一个输出端是有效电平。 常用的变量译码器有：2线-4线译码74LS139，3线-8线译码器74LS138， 4线-16线译码器74LS154。动画101111111100000000禁止选通1111111110 0 0111011110 0 1110111110 1 0101111110 1 1011111111 0 0111101111 0 1111110111 1 0111111011 1 11111111074LS138逻辑图ABC111&Y0Y1Y2Y3Y4Y5Y6Y7AABBCCG1G2AG2BEN&74LS138译码器状态表（输出低电平有效） 输 入C

12、B A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 0 1 1 1 1 1 1 10 0 1 1 0 1 1 1 1 1 10 1 0 1 1 0 1 1 1 1 10 1 1 1 1 1 0 1 1 1 11 0 0 1 1 1 1 0 1 1 11 0 1 1 1 1 1 1 0 1 11 1 0 1 1 1 1 1 1 0 11 1 1 1 1 1 1 1 1 1 0输 出 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 控 制G1 G2 10 1 01 01 01 01 01 01 01 0A1B2C3G16G2A4G2B5Y015Y114Y213Y312

13、Y411Y510Y69Y7774LS1381. 控制端（使能端）的作用2. 输出端的函数其中mi 为输入C、B、A的最小项。禁止： EN=0,（G1=0或G2A G2B有1）Y0Y7全为1选通：EN=1,（G1=1与G2AG2B全0）Y0Y7中有一端为0选通（G1=1与G2A=G2B=0）时：三个控制端（ G1 G2A G2B ）使用灵活，可以扩展功能3. 74138芯片的应用（1） 扩展成4线16线译码器EN=1时，U1 U2禁止， D0D15全为1EN=0时，U1 U2是否选 通，看输入D端的状态当D=0时，U1选通U2禁止，输入D C B A为00000111，对应输出端D0D7中有0输

14、出ABCD10ENDDDDDDDDDDDDDDDD01234567891011121314151212364515141312111097YYYYYYYYABCGGG0123456712B2A74LS13812364515141312111097YYYYYYYYABCGGG0123456712B2A74LS138UU3. 74138芯片的应用（1） 扩展成4线16线译码器EN=1时，U1 U2禁止， D0D15全为1EN=0时，U1 U2 是否选 通，看输入D端的状态当D=1时，U1禁止U2选通，输入D C B A为10001111，对应输出端D8D15中有0输出ABCD10ENDDDDDDD

15、DDDDDDDDD01234567891011121314151212364515141312111097YYYYYYYYABCGGG0123456712B2A74LS13812364515141312111097YYYYYYYYABCGGG0123456712B2A74LS138UU（2） 构成数据分配器 A BY1Y0DY3Y2数据分配器是将一个数据源来的数据根据需要送到多个不同的通道上去的逻辑电路。它将一个输入D分时地送到多路输出上去。具体选择哪一路输出由一组地址变量确定。它有一根输入线，n根地址线，2n根输出线。四路分配器Y1Y0Y3Y2DA B地址输入端数据输入数据输出端1 1= D

16、1 0= D0 1= D0 0= D方法一：101111方法二：101111CBAY0Y1Y2Y3Y4Y5Y6Y70 0 0 D 1 1 1 1 1 1 10 0 1 1 D 1 1 1 1 1 10 1 0 1 1 D 1 1 1 1 10 1 1 1 1 1 D 1 1 1 11 0 0 1 1 1 1 D 1 1 11 0 1 1 1 1 1 1 D 1 11 10 1 1 1 1 1 1 D 11 11 1 1 1 1 1 1 1 DA1B2C3G1 6G2A 4G2B 5Y015Y114Y213Y312Y411Y510Y69Y7774LS138D1A1B2C3G1 6G2A 4G2B

17、 5Y015Y114Y213Y312Y411Y510Y69Y7774LS138D（3） 构成函数发生器例: 试用3-8译码器74LS138实现如下逻辑函数。解： 已知74138使能时,&10Y(A,B,C)12364515141312111097YYYYYYYYABCGGG0123456712B2A74LS138CBA例: 试用3-8译码器741LS38实现 全加器。解： 74138使能时,1012364515141312111097YYYYYYYYABCGGG0123456712B2A74LS138&SCIBACO&作业： 10-4；10-5 ； 10-12；10-13 ；双 2-4 线译码

18、器B 、A是输入端Y0Y3是输出端 G 是使能端74LS139型译码器(a) 外引线排列图；(b) 逻辑图(a)GND1Y31Y21Y11Y01B1A1G876543212Y22Y32Y12Y02B2A2G+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3GAB111110011100010110101101100111011例: 十字路口红绿灯控制，要求路口先直行绿灯亮30秒，再左转弯绿灯亮30秒，东西方向和南北方向交替进行，绿灯灭时，对应的红灯亮。当有特种车辆需要通过时，各个方向的红灯都应点亮，以限制普通车辆通行，方便特种车辆通过。试用2-4译

19、码器74139实现。解：根据题意，每个路口主要是控制绿灯的点亮时间，每个循环直行和左转弯各30秒，两个方向，共计四次。设绿灯亮为0，绿灯灭为1。输入量：30秒计时器，有两个输出线B、A，可组成四种组合。特种车辆通行控制开关G，G=1，表示有特种车辆需要通过。输出量：四个绿灯控制信号，Y0、Y1、Y2、Y3，红灯在绿灯熄灭时点亮，即为非关系。可依此列出真值表。 片选 通道选择输 出GBAY0Y1Y2Y311111000011100110110101101011111074139真值表绿灯点亮关系表 灯光控制绿灯亮GBAY0Y1Y2Y31111100001110011011010110101111

20、10用74139实现红绿灯控制红灯亮的控制用绿灯信号的非信号实现。Y0、Y1、Y2、Y3控制绿灯，X0、X1、X2、X3控制红灯。计时器的输出端作为通道选择信号，B为高位，A为低位，G 接特种车辆通过控制开关。1Y041Y151Y261Y371A21B31G1Y0X0Y1X1Y2X2Y3X30A1B230s特种车辆通行开关174LS139计时器 1 1 1 100100111东西直行东西左转南北直行南北左转(4) 计算机中存储器单元及输入输出接口的寻址0单元1单元2单元3单元控制门控制门控制门控制门译码器BAY0Y1Y2Y3或接口单元存储器单元 计算机 中央控制 单元 (CPU)数据线地址线

21、单元选择线例：利用译码器分时将采样数据送入计算机总线2-4线译码器三态门三态门三态门三态门译码器工作DADBDCDD000总线译码器工作工作原理：(以BA= 00为例)2-4线译码器DADBDCDD三态门三态门三态门三态门数据脱离总线全为110.2.2 二-十进制译码器A15B14C13D12011223344556677981091174LS42 将4位BCD码的十组代码译成09十个对应输出信号的电路，也称4线-10线译码器。 将输入D端作为使能端时，74LS42可为3线-8线译码器。10010000101074LS42译码器真值表 （输出低电平有效）输 入D C B A 0 1 2 3 4

22、 5 6 7 8 90 0 1 0 1 1 0 1 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 10 1 0 0 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 10 1 1 0 1 1 1 1 1 1 0 1 1 10 1 1 1 1 1 1 1 1 1 1 0 1 11 0 0 0 1 1 1 1 1 1 1 1 0 11 0 0 1 1 1 1 1 1 1 1 1 1 0输 出0 0 0 0 0 1 1 1 1 1 1 1 1 10 0 0 1 1 0 1 1 1 1 1 1 1 110.2.3 显示译码器 在数

23、字电路中，常常需要把运算结果用十进制数显示出来，这就要用显示译码器。二 十进制代码译码器驱动器显示器 显示译码电路分为三部分，译码、驱动和显示。不同的显示器，需要不同的驱动电路以及译码电路。译码电路可分为智能通用译码和专用译码两大类。 1.七段数码管（LED） 由七段发光二极管构成例：共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低电平时发光高电平时发光共阳极接法abcgdef+共阴极接法abcdefggfedcbaD CBAagfedcb译码器二 十进制代码(共阳极) 2. 用于共阳数码管的电路74LS46/47100110001007个4位 74

24、LS46 与74LS246，74LS47与74LS247分别字型不同，其它相同，可以互换。使用时要注意输出电压，吸收电流等指标。D C B Aa b c d e f g 0 0 0 0 0 0 0 0 0 0 1 00 0 0 1 1 0 0 1 1 1 1 10 0 1 0 0 0 1 0 0 1 0 20 0 1 1 0 0 0 0 1 1 0 30 1 0 0 1 0 0 1 1 0 0 40 1 0 1 0 1 0 0 1 0 0 50 1 1 0 1 1 0 0 0 0 0 60 1 1 1 0 0 0 1 1 1 1 71 0 0 0 0 0 0 0 0 0 0 81 0 0 1

25、0 0 0 1 1 0 0 9输 入输 出显示数码七段显示译码器真值表gfedcba 控 制 输 入 输 出 LT RBI D C B A BI OA OB OC OD OE OF OG RBO 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 1 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 1 1 0 1 0 1 1 0 1 1 1 1 1 0 0 1

26、1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 0 0 1 1 1 1 1 0 0 1 0 0 1 0 1 0 0 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 1 0 0 1 0 0 1 1 1 0 0 0 0 0 1 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 1 0 0 1 0 1 1 1 0 0 1 1 0 1 1 0 1 1 1 0 0 1 0 1 1 0 1 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 BI RBI LT 1 0

27、0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1十进制74LS46真值表B1C2LT3/RBO4RBI5D6A7GND8911101213141516+UCCCT 74LS247CT74LS247型译码器的外引线排列图abcdefgBI动画BS204ABCDCT74LS247+5V来自计数器七段译码器和数码管的连接图5107abcdefgRBIBI LTRBOgfedcba控制端:为0时，使ag = 0,亮“8”，说明工作正常。LT 灯测试端LT BI灭灯输入端RBI动态灭零输入端控制端功能：动态灭灯输出端RBO为0时，使a

28、g = 1，全灭。BI 为0，且DCBA0000时，使ag = 1，全灭。RBI,当RBI0且DCBA0000时,RBO0;表示灯已灭RBO74LS47GNDUCCDCBAabdfegcLTRBIRBOBI /0 0 5 6 7 . 9 9 0 0 配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示RBI和RBO3. 用于共阴数码管的电路74LS48 从真值表可知74LS48除输出高电平有效外，其它功能与74LS46/47相同。74LS48GNDUCCDCBAabdfegcLTRBIRBOBI /10.3 编码器 把二进制码按一定规律编排，使每组代码具有一特定的含义，称为编码。具有

29、编码功能的逻辑电路称为编码器。 n 位二进制代码有 2n 种组合，可以表示 2n 个信息。 要表示N个信息所需的二进制代码应满足 2n N 2n-1编码器普通编码器优先编码器编码器二进制编码器二-十进制编码器二进制编码器将输入信号编成二进制代码的电路2n个n位 编码器高低电平信号二进制代码将十进制数 09 编成二进制代码的电路二 - 十进制编码器表示十进制数4位10个编码器高低电平信号二进制代码BCD码解: 分析要求： 输入有8个信号，即 N=8，根据 2n N 的关系， 即 n=3，即输出为三位二进制代码。例：设计一个8线-3线编码器，满足以下要求： 将 I0、I1、I7 8个信号编成二进制

30、代码。 编码器每次只能对一个信号进行编码，不 允许两个或两个以上的信号同时有效。 设输入信号高电平有效。 普通编码器0 0 0I00 0 1I10 1 0I20 1 1I31 0 0I41 0 1I51 1 0I61 1 1I7 列编码表：输 入输 出Y2 Y1 Y0 写出逻辑式并转换成与非式Y2 = I4 + I5 + I6 +I7 = I4 I5 I6 I7.= I4+ I5+ I6+ I7Y1 = I2+I3+I6+I7 = I2 I3 I6 I7. . .= I2 + I3 + I6+ I7Y0 = I1+ I3+ I5+ I7 = I1 I3 I5 I7.= I1 + I3+ I5

31、+ I7 画出逻辑图0000000000I0为隐含输入当I7I1都为0时输出为I0的编码不允许两个或两个以上的输入信号同时有效。否则输出将乱码。100000001110100000 1100010000 1010001000 1000000100 0110000010 0100000001 001I7I6I5I4I3I1I2&1111111Y2Y1Y0 优先编码器 优先编码器可以避免普通编码器的缺点，可以同时有多个有效输入信号输入，但是只输出其中优先级别最高的输入编码信号。 优先编码器的特点：允许几个输入信号同时有效，但电路只对其中优先级别最高的输入信号进行编码，而对其它优先级别低的信号不予理

32、睬。1. 二 - 十进制编码器（74LS147）10.3.1 10线-4线优先编码器74LS147输入端19 为低电平有效输入端0为隐含输入输出端DCBA低电平有效输出为8421BCD码的反码输入端9的优先级别最高输入端0的优先级别最低1112123134152637485910A9B7C6 D1474LS14774LS147引脚图16 15 14 13 12 11 10 91 2 3 4 5 6 7 874LS147GND BC87654A9123 NDCCU输 入输 出 1 2 3 4 5 6 7 8 9D C B A 1 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1

33、 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 11 1 1 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 074LS4147 真值表将09十个按扭信号转换成8421BCD反码2. 74LS147应用电路当没有按扭按下 Y=0若有按扭按下 Y=1虽然0信号未进入74LS147，但是当0按扭按下时，Y=1，同时DCBA输出1111，即0的8421BCD反码。0123456789&RYABCDUCC11121231341526

34、3748591097614ABCD74LS14710.3.2 8线3线优先编码器74LS148信号输入端07为低电平有效信号输入端7优先级别最高信号输入端0优先级别最低1. 二进制编码器（74LS148）代码输出端A2 A1 A0低电平有效EI为片选端(使能端)低电平有效输出GS=0表示编码器工作正常01011121231341526374EI5EO15GS14A09A17A26 74LS148输出EO=0表示没有编码输出，用于编码器级联。输 入 输 出EI 0 1 2 3 4 5 6 7GS EOA2 A1 A01000000000 1 1 1 1 1 1 1 1 0 0 1 0 1 1 0

35、 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 11 11 00 10 10 10 10 10 10 10 11 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 174LS148真值表 例10-7 某医院一楼有8个病房和一个护班室，每个病房有一个呼叫按扭，在护班室中有一个优先编码器组成的病人呼叫电路，该电路可以用数码管显示病房的编码。根据病人病症的轻重，各病房的位权不同。护士依照位权，优先对位权高的病人进行护理。在本例中使用8线-3线优先编码器。假设7号病房位权最高， 6号次之，依次

36、类推， 0号位权最低。试组合一满足以上要求的逻辑电路。解：根据题意，选择优先编码器74LS148，对病房进行编码，然后用译码器7446对编码进行译码，由于74148输出低电平有效，而7446输入高电平有效，所以两个芯片之间串联反相器，当有按扭按下时74148的GS端输出低电平，经过反相器推动三极管使蜂鸣器发声，以提醒护士有病人按下了按扭。2. 74LS148应用电路RP1U245371261312111091514ABCDLTabcdefgRBIBI/RBO74LS46abfcgdeabcdefgdpdpLED-AUCC9UCC01234567R1111BR0TUCC1011121312345

37、151497601234567EOGSA0A1A2EI74LS148U1RP1U245371261312111091514ABCDLTabcdefgRBIBI/RBO74LS46abcdefgdpLED-AUCC9UCC01234567R1111BR0TUCC1011121312345151497601234567EOGSA0A1A2EI74LS148U1RP1U245371261312111091514ABCDLTabcdefgRBIBI/RBO74LS46abcdefgdpLED-AUCC9UCC01234567R1111BR0TUCC101112131234515149760123456

38、7EOGSA0A1A2EI74LS148U174LS148应用电路10.4 数据选择器 在数字电路中，当需要进行远距离多路数字传输时，为了减少传输线的数目，发送端常通过一条公共传输线，用多路选择器分时发送数据到接收端，接收端利用多路分配器分时将数据分配给各路接收端，其原理如图所示。使能端多路选择器多路分配器数据选择控制数据分配控制使能端发送端接收端IYD0D1D2D3GA B传输线A0A1D0D1D2D3G10.4.1 数据选择器（MUX）从多路数据中选择其中所需要的一路数据输出。1. 4选1数据选择器 74LS153输入数据输出数据使能端数据选择控制0D0D1D2D3YGAB0=D001=D

39、100=D211=D311000000与门被封锁，选择器不工作。11&111&1YD0D1D2D3A BGCT74LS153型4选1数据选择器禁止时，选择器不工作，输出Y0。01D0000与门打开，选择器工作。由控制端决定选择哪一路数据输出。选中D000110011&111&1YD0D1D2D3A BGCT74LS153型4选1数据选择器选通时，选择器工作，输出Y=Di。动画由逻辑图写出逻辑表达式110D3100D2001D1000D01074LS153功能表使能选 择输出GABY正常工作。时,G0=禁止选择；时,Y,G01=1GB1D31D21D11D01YGND 74LS153(双4选1)

40、2D32D22D12D02YA2GUCC15141312111091613245678例：用2片74153多路选择器选择8路信号若CBA = 010, 输出选中1D2路的数据信号。C =0 1G = 0，选通心片1。C =1 2G = 0，选通心片2。若CBA = 110, 输出选中2D2路的数据信号。ABC1 74LS153(双4选1)2D32D22D12D02YA2GUCC1514131211109161GB1D31D21D11D01YGND132456782. 8选1数据选择器 74LS15110100D000D00D1010D10D2001D20D3011D30D4100D40D511

41、0D50D6101D60D7111D774LS151G7A11B10C9D04D13D22D31D415D514D613D712Y5W674LS151真值表使能 选 择输 出GACYBW10.4.2 用数据选择器实现逻辑函数1. 函数输入变量数与选择端相等时的情况 二者具有简单的对应关系数据选择器的输出表达式为逻辑函数的最小项表达式为 将选择端CBA作为逻辑变量输入端ABC，输出端Y作为逻辑函数输出端F，逻辑函数式中出现的最小项对应的数据端Di = 1，式中不出现的最小项对应的数据端Di = 0。例:用CT74LS151型8选1数据选择器实现逻辑函数式 F=AB+BC+CA将逻辑函数式用最小项

42、表示 将输入变量A、B、C分别对应地接到数据选择器的选择端C 、B 、 A。由真值表可知,将数据输入端D3 、D5 、 D6 、 D7 接1，其余数据输入端接0，即可实现输出F。74151使能时,解： 将输入变量A、B、C分别对应地接到数据选择器的选择端 C 、B 、 A。由状态表可知, 将数据输入端D3 、D5 、 D6 、 D7 接1其余输入端接0即可实现输出Y, 如图所示。 74LS151真值表 使能 选 择输 出G ACY100000D3D2D1D0B0D40D50D60D7000101000011100110101111CT74LS151ABCFGD7D6D5D4D3D2D1D01C

43、BAY =AB+BC+CA2. 在函数输入变量数大于选择端时的情况 多出的函数输入变量设法接数据端Di例:用74LS153型4选1数据选择器实现逻辑函数式 F=AB+BC+CA将逻辑函数式用最小项表示令:74153使能时,解： 接线图1D01D11D21D3BA1YABCF174LS153（1/2）1GF = AB+BC+CA例3 用多路选择器74151实现函数： 解：将逻辑函数式用最小项表示令:接线图110ABCDF(A,B,C,D).71110943211514131256ABCGDDDDDDDDYW01234567 74LS151例: 试用数据选择器74153实现 全加器。解： 7415

44、3使能时,令： 令： 接线图1D01D11D21D3AB2YBACICO174LS1531G1YS2G2D02D12D22D31作业： 10-14；10-16 ；10.5 加法器加法器: 实现二进制加法运算的电路进位如：0 0 0 0 11+10101010不考虑低位来的进位半加器实现要考虑低位来的进位全加器实现1. 半加器 半加：实现两个一位二进制数相加，不考虑来自低位的进位。AB两个输入表示两个一位相加的数两个输出SC表示半加本位和表示向高位的进位逻辑符号：半加器：COABSC10.5.1 1位加法器半加器真值表0 0 0 00 1 1 01 0 1 01 1 0 1逻辑表达式逻辑图&=1

45、.ABSCA B S C2. 全加器输入A表示两个一位相加的数BCI表示低位来的进位输出表示本位和表示向高位的进位COS 全加：实现两个一位二进制数相加，且考虑来自低位的进位。逻辑符号：全加器：ABCISCO CO CI(1) 列真值表(2) 写出逻辑式CI A B S CO 0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1半加器构成的全加器1BACI SCOCOCO逻辑图&=11A CO SCIB&=13. 集成1位全加器 全加器74LS183的引脚图174LS1831A1B1CI1CO1S2CI

46、2CO2S2A2BUCCGND234567891011121314NCNC74LS183是双1位集成全加器例：用一片74LS183构成两位串行进位加法器。2B 2CI2S2CO全加器2A1B1CI1S1CO全加器1AA2A1B2B1S2S1CO串行进位10.5.2 多位加法器1. 串行进位加法器进位按逐级串行传输方式进行，由于各个进位的产生依赖于低位的进位，因此，运算速度慢。 其它组件：SN74H83四位串行进位加法器SN74283四位超前进位加法器2. 先行进位加法器 74LS83 先行进位加法器：各位的进位直接由被加数和加数在两个相加前先行决定。从而提高了运算速度。 7483执行两个4位二

47、进制数加法，每位有一个和输出，最后的进位C4由第4位提供，产生进位的时间一般为22ns。 A110A28A33A41B111B27B34B416CI13S19S26S32S415C41474LS833. 使用加法器 实现减法 二进制减法操作可以通过先求出减数的补码再加上被减数求得。补码的求法为反码加1。 图中用非门对减数求反，并使进位端C0为1，完成反码加1求补码的运算。然后与被减数相加，得到差。如果不够减，加法器进位端C4将输出借位信号。 1A1A2A3A474LS831B1B2B4B310831117416131526914A2B2A1B1C4C0S4S3S2S1A4B4A3B3S4S3S2S1111减法电路C0A1A2A3A474LS83=1B1B