实验指导3-设计型

1、实验三 组合逻辑电路设计组装及测试一、实验目的1.深入学习掌握组合逻辑电路的设计和安装方法。2.进一步加深数字逻辑电路调测试方法掌握。3.学习DS-4 型 数字系统综合实验平台可编辑数字波形发生器组成和使用方法。二、实验器件、设备和仪器1四双输入与非门74LS00 1片2双2输入与非门74LS20 1片3. 四异或门74LS861片4. 数字万用表UT56 5. TDS4数字系统综合实验平台 6. GOS6051示波器 7. PC机（数字信号显示仪）芯片引脚图其中NC无用的空端子复习组合逻辑电路测试方法数字电路静态测试方法是：给定数字电路若干组静态输入值，测定数字电路的输出值是否正确。数字电路

2、状态测试的过程是在数字电路设计好后，将其安装连接成完整的线路，把线路的输入接到逻辑电平开关上，线路的输出接到电平指示灯（LED）或用万用表测量进行电平测试,按功能表或状态表的要求，改变输入状态，观察输入和输出之间的关系是否符合设计要求。数字电路电平测试是测量数字电路输入与输出逻辑电平（电压）值是否正确的一种方法。静态测试是检查设计与接线是否正确无误的重要一步。数字电路动态测试方法是：在静态测试的基础上，按设计要求在输入端加动态脉冲信号，观察输出端波形是否符合设计要求，这是动态测试，动态测试的主要目的测试电路的频率特性（如测试电路使用时的频率范围）等）及稳定特性等。测试数据分析 要使74系列TT

3、L集成芯片正确工作除了必须接好电源（VCC5V和地GND）外，还必须使逻辑输入低电平0.8V（越靠近0V越好），输入高电平2V （越靠近5V越好），如果不按照此输入电平要求进行信号输入就可能损坏芯片或得不到正确的逻辑输出电平。 74系列TTL集成芯片正确的输出逻辑低电平0.2V （越靠近0V越好），输出高电平3.5V （越靠近5V越好），如果芯片输出逻辑电平不符合以上值，这说明有可能芯片损坏、或者电路连接、或者设计存在问题，实验过程中随时必须对测试的数据进行分析，当发现测试数据不符合逻辑电平的有效输出值或不满足设计要求逻辑电平时，电路可能存在问题，对于存在的问题必须查找原因，并解决存在问题，这

4、样才能使得实验者获得理论和实验水平的提高，从而达到做实验的真正目的。三、实验内容1.组合逻辑电路设计与组装采用本实验所给芯片74LS00、 74LS86和 74LS20设计一个加减法器，该电路在控制信号的作用下可以分别进行加运算或减运算。当控制信号M0时，实现加运算，当控制信号M1时，实现减运算。请预先在预习实验时设计出逻辑电路，并画好电路接线图，根据电路接线图实现设计电路组装。2.组合逻辑电路的测调试分别采用静态测试方法和动态测试方法对设计电路进行测试。 （1）静态测试方法测调试设计电路根据静态测试方法原理及实验台所能提供的各种测试条件自行设计测试步骤且画出测试接线图，进行静态测试，记录测试

5、结果（说明：测试高低电平可采用1和0表示）。分析测试结果是否满足设计要求，如果电路逻辑功能不正确，查找原因并解决存在的问题。（2）采用动态测试方法测调试设计电路测试要求：输入信号和控制信号均由DS-4 型 数字系统综合实验平台可编辑数字波形发生器提供（可编辑数字波形发生器使用方法参考其使用说明）。全部输入信号和输出信号由数字信号显示仪波形测试，并记录波形，分析是否满足设计要求。输入信号和控制信号均由DS-4 型数字系统综合实验平台固定频率时钟源区提供（提示：要合理选择各种不同固定信号频率）。全部输入信号和输出信号由数字信号显示仪波形测试，并记录波形，分析是否满足设计要求。如果可能，可进行多组不同输入信号和控制信号动态测试。四、实验预习要求1.采用本实验所给芯片74LS00、 74LS86和 74LS20设计一个加减法器，该电路在控制信号的作用下可以分别进行加运算或减运算。当控制信号M0时，实现加运算，当控制信号M1时，实现减运算。设计出逻辑电路，并画出逻辑电路图和接线图。2.预先设计出本实验要求的静态和动态测试步骤。重点输入信号和控制信号的波形和波形频率的设计。 3.预习TDS-4 型 数字系统综合实验平台可编辑数字波形发生器