(xin)集成电路设计课程设计总结

1、(xin)集成电路设计_课程设计_总_结(xin)集成电路设计_课程设计_总_结21/21(xin)集成电路设计_课程设计_总_结CCZU数理学院电子科学与技术专业集成电路设计课程设计一、设计题目：画出2输入端与非门的原理图，用L-Edit软件画出3微米硅栅N阱CMOS工艺的领土，列出工艺中需要的薄膜制备工艺和性能参数。二、原理图2输入端与非门的原理图三、设计规则Si栅CMOS集成电路的设计规则3微米Si栅CMOS电路设计规则最小尺寸单位：微米序号名称工作电压3-6V扩散区1.1P+，N+扩散区宽度5.01.2P+-P+，N+-N+间距5.01.3同电位的P+与N+间距01.4P阱边沿的P+区

2、围绕宽度7.01.5P阱边沿到P+外边沿间距7.01.6P阱边沿的P+区与外界N+间11距1.7P阱与P阱间距121.8间隔区（保护环）宽度0沟道、栅2.1沟道长度3.02.2栅氧化层覆盖源漏1.02.3栅端超出间隔区长度1.02.4栅覆盖源漏022.5栅覆盖栅端1.03引线孔3.1引线孔尺寸3.0*3.03.2预刻孔各边比引线孔大1.03.3孔到扩散区（N+，P+）边沿1.03.4铝覆盖引线孔（各边）1.0铝引线4.1铝条宽度5.04.2短距离铝条间距5.04.3长距离铝条间距5.04.4内部Vss、VDD铝条宽度（驱动7部分除外）压焊点（铝）5.1压焊铝块大小120*1205.2压焊铝块间

3、距805.3压焊铝块下到P阱（除VDD）4.0各边间距5.4压焊铝块下到P+或N+间距16.05.5与四周铝条间距（金丝球焊）355.6与内侧、两边铝条间距（超声40焊）5.7与外面铝条间距（超声焊）505.8到划片槽间距（无外包铝条）705.9压焊铝块比各边钝化孔大4.0其余6.1划片槽宽度606.2划片槽边沿到内部N+区间距306.3外包铝条外侧到划片槽间距706.4图形套刻精度1.06.5过桥线尽量使用N+电阻连接6.6输出端若必定要过桥，必定考虑到串连电阻和输出驱动电流四、采用工艺、光刻胶种类采用3微米硅栅N阱COMS工艺。本课程设计所采用的光刻胶为正胶，主要成分是感光剂，基体资料和溶

4、剂。正胶的感光剂是重氮醌，曝光使其长链分子断裂，正胶的曝光区在显影后去除。3五、光刻版版次和阴阳序号光刻胶阴阳（黑白）备注1N阱正胶白2有源区正胶黑场氧化区3N沟道调整正胶白4多晶硅栅正胶黑5N+注入正胶白6P+注入正胶白7预刻孔正胶白预孔比刻孔要大一些8刻孔正胶白9铝连线正胶黑10压焊块正胶黑六、对位标志、对位次序、胖瘦标志、检测电阻设计对位标志：对位次序：M2M1M3M1M4M1M5M1M6M1M7M1M8M7M9M8M10M9胖瘦标志：4检测电阻：测试电阻用来检测N阱、P+、N+等混淆浓度。平常可依据要求电阻的大小，选择图形的方块数，并与铝块相连，以便丈量。5PMOS管调试NMOS管调试

5、6七、领土设计（包含各次光刻版、对位标志、胖瘦标志、画片槽、调试管、检测电阻等）N阱7有源区8沟道调整9多晶硅栅10N+注入11P+注入12预刻孔13刻孔14铝连线15压焊块163微米硅栅N阱CMOS工艺的领土17八、工艺流程（包含从原始片到钝化光刻的全部芯片制造前道工艺）1.冲刷；晶向：(100)种类：N-Si电阻率：2-4欧姆厘米2.预氧化；500nm3.N阱光刻4.N阱注入；2E13/cm25.N阱推动；结深7-8m6.N+区光刻；7.N+注入；B+2E15/cm28.P+区光刻；9.P+区注入；N+或As+5E15/cm210.P+、N+退火和再散布；11.APCVD聚集SiO2；50

6、0nm致密；900C，O2，30min栅区光刻（预孔）；栅氧化；80nm15.N沟道光刻；用N阱反版16.N沟道开启调整注入；2E11/cm2，注B+Vt降低，N+高升。刻孔；Al-Si溅射聚集；厚1.1m刻Al；合金；N2/H2（4：1），450C，30minVt、Vb初测；Vt1.0V聚集钝化层；PECVDSiOxNy，800nm，或PI压点光刻；钝化层刻蚀。18九、主要薄膜种类及性能参数要求（包含氧化、间隔、障蔽、电阻、互连、钝化等全部薄膜的厚度、电阻率及特别要求）1.预氧化；SiO2200nm2.去预氧化层并生长60nm氧化层；3.聚集Si3N4，150nmLPCVD4.场区氧化，1.

7、2m5.掩盖氧化；100nm6.生长栅氧化层；60nm7.聚集多晶硅；500nm，LPCVD8.聚集PSG；450C，SiH4+PH3+O2；500nm9.Al-Si溅射聚集；厚1.1m10.聚集钝化层；SiOxNy或PI;500nm19十、自我议论（包含正确性、规范性、可用性、创新点、不足）集成电路课程实习使我不只掌握了L-Edit的很多适用技巧，同时加深了我对半导体工艺及集成电路设计的各样认识，所学颇丰，得益匪浅。本次的实习与先期的半导体工艺原理与技术、集成电路设计两门课程相辅相成，第一，讲课课上授与了我丰富的理论知识及扎实的基功，同时此次的课程设计是在我们学完这两门课后应用本课程及以前累

8、积的知识而进行的综合性、开放性、设计性的实践训练，是培育我们工程意识和创新能力的重要环节。实习开始，拿到课题，“画出2输入端与非门的原理图，用L-Edit软件画出3微米硅栅N阱CMOS工艺的领土，列出工艺中需要的薄膜制备工艺和性能参数”，开初感觉它其实不困难，但实践出真知，实习让我知道了自己的眼好手低，也让我找出并填补了些许不足。因为接触L-edit软件次数不多，所以对其运用还不是太熟习，这就需要加量加力的出时间，多练习，查资料，敢设计，敢出错。其实课题老师也讲过,但怎样将其应用到实质的领土设计中依旧有很大的难度，更需要注意的是如铝线宽度、压焊块间距等细节上的要求。在规范性方面,我参照了老师的

9、集成电路设计规则以及CMOS工艺流程与MOS电路领土举例,所以整个设计是切合要求规范的。对于3微米工艺,像铝线宽度这样的规则是需要特别注意的。我们设计了五个压焊点以及2个测试电阻，进而使器件可进行有效的测试，保证器件的可用性。刚开始因为领土很小，同时画出的东西必定十分精确，所以在画图的过程中就必定经常去看看设计规则。保证画出的领土大小是正确的。经过几日时间终于将一些基本的器件画圆满了。接着就是依据原理图进行连线。固然它看起来很简单，但其实连线是要靠智慧的，不能够依据原理图次序渐进的连。固然到最后不会有错，但是因为你没有在连线的过程中进行有效的布局，你连出来的东西很可能在实质应用中就是一件废品也

10、许会有很大的浪费。所以在连线的过程中就必定考虑它的实质可用性，同时为了突出你的领土的别开生面还必定有自己的创新点。所谓创新点就是在你所设计的领土中必定有你想出的唯一无二的构思。同时还必定考虑领土的大小问题，领土的利用率。在我所设计的领土中，对于这双方面，我做的还不是很突出，我想这应该就是我在设计领土中的不足。在可用性方面我以为我设计的领土基本上是能够使用的，因为我在画图的过程中还不停地参照老师给我们的例子。所以我相信我画的领土是适用的。但在创新的方面我还做的不足，因为我是第一次使用这软件，缺乏实质应用的经验以及相关的知识。所以在创新点方面我想在短时间内是很难有所打破的。但是我相信只要我有了足够

11、的经验和时间，我仍是能够创立出适用的东西。在整个课程设计中，我与同学们踊跃交流大家的设计并将一些细节与大家分享来提升自己的设计水平。因为自己的设计经验不足，我的器件的领土创新做得还不够好,领土细节还有很多不足。在器件尺寸方面,有的细节问题没有去仔细思虑,这样可能致使领土的排布不是特别紧凑。我会掌握住此次课程设计的时机充分自己，在今后的学习中,努力地去学习各方面的知识,不停的填补自己的不足,提升自己的学习和工作能力。固然此次的作品略显稚嫩，但当画完最后一笔，“noDRCerrors”时，仍是有一种说不出的欢欣涌上心头，大概这也是一个电路设计者最简单的快乐与幸福。最后由衷的感谢峰老师的指导与监察！

12、20十一、同组成员互评（包含正确性、规范性、创新点、商洽或不足）阿龙同学在此次的课程设计中是和我是一组的，经过一周多的合作我们画的领土整体上是同样的，我们一同经过议论以及努力完成了此次的课程设计。合作时期经过我的仔细察看以及研究，阿龙同学所画的领土也是经过自己的仔细思虑后，依据正确的操作和逻辑图以及CMOS工艺来完成的。因为我们是一组的，因此在画领土的过程中我们俩相互帮助，相互谁有问题就提出来，两个人一同思虑，一同议论，一同解决问题。在设计领土的过程中都是一同解决问题，一同前进的。画领土的时候我们经常在一同议论，对于对方的错误也是实时指出并改正。这使我们在画图的时候省去了很多的时间。因为两人都在画图，只要一进行比对就很简单发现不同样的地方。今后就开始检查，很简单的就能将错误的地方找出来。我对他画的图的议论基本上和对我自己画的图同样，在其余方面都表现的不错，比方在