微机课件第六章存储器

1、6.1 概述6.1.1存储系统的层次结构6.1.2存储器的分类6.1.3存储器的基本组成6.1.4存储器的技术指标6.2 半导体读写存储器 6.2.1静态RAM6.2.2动态RAM6.2.3存储器的工作时序 6.3 半导体只读存储器6.3.1 掩膜式只读存储器ROM6.3.2 可编程的只读存储器6.3.3 可编程可擦除只读存储器6.4 存储器与CPU的连接6.4.1 存储器与CPU连接时问题6.4.2 常用译码电路6.4.3 存储器连接举例存 储 器第 6 章6.1概述存储器是计算机(包括微机)硬件系统的重要组成部分，有了存储器，计算机才具有“记忆”功能，才能把程序及数据的代码保存起来，才能使

2、计算机系统脱离人的干预，而自动完成信息处理的功能。存储器系统的三项主要性能是存储容量、速度和成本。存储容量是存储器系统的首要性能指标，因为存储容量越大，则系统能够保存的信息量就越多，相应计算机系统的功能就越强；存储器的存取速度直接决定了整个微机系统的运行速度，因此，存取速度也是存储器系统的重要的性能指标；存储器的成本也是存储器系统的重要性能指标。为了在存储器系统中兼顾以上三个方面的指标，目前在计算机系统中通常采用三级存储器结构，即使用高速缓冲存储器、主存储器和辅助存储器，由这三者构成一个统一的存储系统。从整体看，其速度接近高速缓存的速度，其容量接近辅存的容量，而其成本则接近廉价慢速的辅存平均价

3、格。611 存储系统的层次结构概述1主存储器外存储器2主存储器高速缓冲存储器3虚拟存储技术CPU高速缓冲存储器主存储器外存储器图6-1 存储器系统的层次结构图61按在微机系统中位置分类 分为主存储器(内存)、辅助存储器(外存)、缓冲存储器等，主存储器又称为系统的主存或者内存，位于系统主机的内部，CPU可以直接对其中的单元进行读/写操作；辅存存储器又称外存，位于系统主机的外部，CPU对其进行的存/取操作，必须通过内存才能进行；缓冲存储器位于主存与CPU之间，其存取速度非常快，但存储容量更小，可用来解决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。高速缓冲存储器Cache一、 问题的提出微

4、机系统中的内部存储器通常采用动态RAM构成，具有价格低，容量大的特点，但由于动态RAM采用MOS管电容的充放电原理来表示与存储信息，其存取速度相对于CPU的信息处理速度来说较低。这就导致了两者速度的不匹配，也就是说，慢速的存储器限制了高速CPU的性能，影响了微机系统的运行速度，并限制了计算机性能的进一步发挥和提高。高速缓冲存储器就是在这种情况下产生的。二、 存储器访问的局部性微机系统进行信息处理的过程就是执行程序的过程，这时，CPU需要频繁地与内存进行数据交换，包括取指令代码及数据的读写操作。通过对大量典型程序的运行情况分析结果表明，在一个较短的时间内，取指令代码的操作往往集中在存储器逻辑地址

5、空间的很小范围内（因为在多数情况下，指令是顺序执行的，因此指令代码地址的分布就是连续的，再加上循环程序段和子程序段都需要重复执行多次，因此对这些局部存储单元的访问就自然具有时间上集中分布的倾向）；数据读写操作的这种集中性倾向虽不如取指令代码那么明显，但对数组的存储和访问以及工作单元的选择也可以使存储器单元相对集中。这种对局部范围的存储器单元的防问比较频繁，而对此范围以外的存储单元访问相对甚少的现象，称为程序访问的局部性。三、 Cache-主存存储结构及其实现为了解决存储器系统的容量、存取速度及单位成本之间的矛盾，可以采用Cache-主存存储结构，即在主存和CPU之间设置高速缓冲存储器Cache

6、，把正在执行的指令代码单元附近的一部分指令代码或数据从主存装入Cache中，供CPU在一段时间内使用，由于存储器访问的局部性，在一定容量Cache的条件下，我们可以做到使CPU大部分取指令代码及进行数据读写的操作都只要通过访问Cache，而不是访问主存而实现。优点： Cache的读写速度几乎能够与CPU进行匹配，所以微机系统的存取速度可以大大提高；Cache的容量相对主存来说并不是太大，所以整个存储器系统的成本并没有上升很多。采用了Cache-主存存储结构以后，整个存储器系统的容量及单位成本能够主存相当，而存取速度可以与Cache的读写速度相当，这就很好地解决了存储器系统的上述三个方面性能之间

7、的矛盾。如图，是Cache-主存结构示意图，在主存和CPU之间增加了一个容量相对较小的双极型静态RAM作为高速缓冲存储器Cache，为了实现Cache与主存之间的数据交换，系统中还相应地增加了辅助的硬件电路。管理这两级存储器的部件为Cache控制器，CPU与主存之间的数据传输必须经过 Cache 控制器进行，Cache控制器将来自CPU的数据读写请求，转向Cache存储器，如果数据在Cache中，则CPU对Cache进行读写操作，称为一次命中。命中时，CPU从Cache中读(写)数据。由于Cache速度与CPU速度相匹配，因此不需要插入等待状态，故CPU处于零等待状态，也就是说也就是说CPU与

8、Cache达到了同步，因此，有时称高速缓存为同步Cache；若数据不在Cache中，则CPU对主存操作，称为一次失败。失败时， CPU必须在其总线周期中插入等待周期TW。四、 Cache-主存存储结构的命中率命中率指CPU所要访问的信息在Cache中的比率，相应地将所要访问的信息不在Cache中的比率称为失效率。Cache的命中率除了与Cache的容量有关外，还与地址映象的方式有关。 目前，Cache存储器容量主要有256KB和512KB等。这些大容量的Cache存储器，使CPU访问Cache的命中率高达90至99，大大提高了CPU访问数据的速度，提高了系统的性能。五、 两级Cache-主存存

9、储结构CPU内部的Cache与主机板上的Cache就形成两级Cache结构。CPU工作时，首先在第一级Cache(微处理器内的Cache)中查找数据，如果找不到，则在第二级Cache(主机板上的Cache)中查找，若数据在第二级Cache中，Cache控制器在传输据的同时，修改第一级Cache；如果数据既不在第一级Cache也不在第二级Cache中，Cache控制器则从主存中获取数据，同时将数据提供给CPU并修改两级Cache。两级Cache结构，提高了命中率，加快了处理速度，使CPU对Cache的操作命中率高达98以上。 虚拟存储器一、主存-辅存层次结构操作系统的形成和发展使得程序员尽可能摆

10、脱主、辅存之间的地址定位，同时形成了支持这些功能的“辅助硬件”，通过软件、硬件结合，把主存和辅存统一成了一个整体。这时，由主存-辅存形成了一个存储层次，即存储系统。主存-辅存层次解决了存储器的大容量要求和低成本之间的矛盾，从整体看，其速度接近于主存的速度，其容量则接近于辅存的容量，而每位平均价格也接近于廉价的慢速的辅存平均价格。这种系统不断发展和完善，就逐步形成了现在广泛使用的虚拟存储系统。二、什么叫虚拟存储器（Virtal Memory）当CPU输出地址码的位数较多，而实际主存容量较小的情况下，微机系统可以将一部分辅存当作主存来使用的机制，就是虚拟存储器系统。虚拟存储器是建立在主存-辅存物理

11、结构基础之上，由附加硬件装置及操作系统存储管理软件组成的一种存储体系，它将主存和辅存的地址空间统一编址，形成一个庞大的存储空间。在这个大空间里，用户自由编程，完全不必考虑程序在主存是否装得下，或者放在辅存的程序将来在主存中的实际位置。编好的程序由计算机操作系统装入辅助存储器，程序运行时，附加的辅助硬件机构和存储管理软件会把辅存的程序一块块自动调入主存由CPU执行，或从主存调出。用户感觉到的不再是处处受主存容量限制的存储系统，而是好象具有一个容量充分大的存储器。三、 虚地址和实地址的基本概念及其相互关系 虚地址：虚拟存储器的辅存部分也能让用户象内存一样使用，用户编程时指令地址允许涉及辅存大小的空

12、间范围，这种指令地址称为“虚地址”(即虚拟地址)或叫“逻辑地址”，虚地址对应的存储空间称为“虚存空间”或叫“逻辑空间”。实地址：实际的主存储器单元的地址则称为“实地址”(即主存地址)或叫“物理地址”，实地址对应的是“主存空间”，亦称物理空间。 虚拟存储器的用户程序以虚地址编址并存放在辅存里，程序运行时，CPU以虚地址访问主存，由辅助硬件找出虚地址和物理地址的对应关系，判断由这个虚地址指示的存储单元的内容是否已装入主存，如果在主存，CPU就直接执行已在主存的程序；如果不在主存，就要进行辅存内容向主存的调度，这种调度同样以程序块为单位进行。计算机系统存储管理软件和相应的硬件把欲访问单元所在的程序块

13、从辅存调入主存，且把程序虚地址变换成实地址，然后再由CPU访问主存。CPU访问快速Cache存储器的速度比访问慢速主存快510倍。虚拟存储器中主存的速度要比辅存缩短1001000倍以上。主存-Cache存储体系中CPU与Cache和主存都建立了直接访问的通道一旦不命中时，CFU就直接访问主存并同时向Cache调度信息块，从而减少了CPU等待的时间。而辅助存储器与CPU之间没有直接通路，一旦在主存不命中时，只能从辅存调块到主存。因为辅存的速度相对CPU的差距太大，调度需要毫秒级时间，因此，CPU一般改换执行另一个程序，等到调度完成后才返回原程序继续工作。Cache存储器存取信息的过程、地址变换和

14、替换策略全部用硬件实现，对程序员均是透明的。而主存-辅存层次的虚拟存储器基本上是由操作系统的存储管理软件并辅助一些硬件来进行信息块的划分和主存-辅存之间的调度，所以对设计存储管理软件的系统程序员来说，它是不透明的，而对广大用户，因为虚拟存储路提供了庞大的逻辑空间可以任意使用，所以对应用程序员是透明的。存储器的分类按存取方式分类按存储器载体分类随机存储器（RAM）只读存储器（ROM）顺序存储器（SAM）磁介质存储器半导体存储器光存储器存储器612存储器的基本组成X地址译码器存储单元矩阵 NXM （4096x1）Y地址译码器26A11A626A0A5n个输入缓冲器数据输入DIN写入 读出输入缓冲器

15、数据输出DOUTR/W读写输入CS片选择图6-2 典型存储器的组成框图6.1.31基本存储单元一个基本存储单元可以存放一位二进制信息，其内部具有两个稳定的且相互对立的状态，并能够在外部对其状态进行识别和改变。不同类型的基本存储单元，决定了由其所组成的存储器件的类型不同。2存储体一个基本存储单元只能保存一位二进制信息，若要存放MN个二进制信息，就需要用MN个基本存储单元，它们按一定的规则排列起来，由这些基本存储单元所构成的阵列称为存储体或存储矩阵。 3地址译码器由于存储器系统是由许多存储单元构成的，每个存储单元一般存放8位二进制信息，为了加以区分，我们必须首先为这些存储单元编号，即分配给这些存储

16、单元不同的地址。地址译码器的作用就是用来接受CPU送来的地址信号并对它进行译码，选择与此地址码相对应的存储单元，以便对该单元进行读写操作。存储器地址译码有两种方式，通常称为单译码与双译码。(1)单译码 单译码方式又称字结构，适用于小容量存储器。(2)双译码 (复合译码)在双译码结构中，将地址译码器分成两部分，即行译码器(又叫X译码器)和列译码器(又叫Y译码器)。X译码器输出行地址选择信号，Y译码器输出列地址选择信号。行列选择线交叉处即为所选中的内存单元，这种方式的特点是译码输出线较少。4片选与读写控制电路片选信号用以实现芯片的选择。对于一个芯片来讲，只有当片选信号有效时，才能对其进行读写操作。

17、片选信号一般由地址译码器的输出及一些控制信号来形成，而读/写控制电路则用来控制对芯片的读/写操作。CS：片选信号, 低电平有效，通常接地址译码器的输出端。 存储器的技术指标衡量存储器的技术指标存储器容量存取周期可靠性经济性取数时间614621 静态RAM半导体读写存储器1静态RAM的工作原理选择线VF5I/OABVF1VF2VF4VF6Vcc图6-3 六管静态RAM基本存储电路62VF32静态RAM组成将多个存储单元按一定方式排列起来，就组成了一个静态RAM存储器见书P1623静态RAM举例现在以一个具体的芯片Intel 2114为例，来说明静态RAM的具体组成。见书P162静态RAM621V

18、F5I/OABVF1VF2VF6图6-6 四管动态RAM基本存储电路C1C2VF7EDVF8ED选择线Es622 动态RAM动态RAM的工作原理存储器的工作时序1存储器的读周期存储器的读周期，就是从存储器读出数据所需时间2存储器的写周期是地址建立、写脉冲宽度和写操作恢复时间三者的总和。3 8086CPU对存储器的读/写时序读周期时序写周期时序623掩膜式ROM有双极型和MOS型两种类型631 掩膜式只读存储器ROM半导体只读存储器速度快 容量小容量大速度较慢632 可编程的只读存储器PROM ROM在制作时不写入信息，用户使用时可写入自己的程序。但这种写入是一次性的，一旦写入内容后就不能更改，

19、所以称一次性可编程序只读存储器，又称为现场可编程序只读存储器。63可编程、可擦除的只读存储器EPROM1紫外线擦除的EPROM这种EPROM是采用紫外线擦去原存内容，再用专门写入器改写内容。因此又称UVEPROM。2电可改写的、可重编程的只读存储器这种电可改写PROM，简称为EEPROM。3EPROM芯片举例Intel 2716Intel 2716是16K位，可组成容量为2K8的紫外线擦除的EPROM。6336411CPU总线的负载能力一般情况下，CPU总线的直流负载能力可带动一个标准的TTL门。2CPU的时序与存储器的存取速度之间的配合 CPU在取指令和进行读出操作时，都是在相应的时序控制下

20、进行的，如读周期和写周期，已根据时钟频率和机器运算速度确定好范围。那么，在选用存储器时，它的最大存取时间要小于CPU安排的读写周期。否则，要使CPU插入等待周期，才能保证读写数据的可靠传送。64 存储器与CPU的连接存储器与CPU连接时要考虑的问题3 CPU的信号电平多为TTL标准电平。当选用的存储器电平不相匹配时，它不能与CPU直接相连，必须经缓冲器进行电平转换。4存储器的地址要合理分配通常在微型机的主存中有RAM和ROM（EPROM）两部分。5控制信号的连接 CPU到存储器的控制信号，一般包括读写控制信号、片选信号、复位信号、刷新信号（对动态RAM）等，在常规情况下存储器可直接连接这些控制信号。存储器的电平信号与CPU的电平匹配常用的译码电路642由于在存储器与CPU连接时，不仅仅要考虑地址、数据和控制总线的连接，还要考虑实现这三种信息传送的有关电路，如地址译码器与锁存器、数据缓冲、控制信号的传递与加工等因素，而这些因素中最重要的便是地址译码器。行地址和列地址的形成该存储系统的容量为64K8位的RAM，其RAM芯片的行地址和列地址形成电路如图6-18 P174所示。该存储系统的容量为64K8位的RAM，其RAM芯片的行地址和列地址形成电路如图