14-1交大数电各章课件第3

1、2022/9/1上海交通大学电子信息与电气工程学院电子信息与电气工程学院数字电子技术2022/9/1上海交通大学电子信息与电气工程学院第四节 组合逻辑电路数据选择器本节主要内容:二、用数据选择器设计组合逻辑电路一、数据选择器的工作原理 2022/9/1上海交通大学电子信息与电气工程学院一、数据选择器的工作原理 第四节 组合逻辑电路数据选择器A2A1A01012022/9/1上海交通大学电子信息与电气工程学院一、数据选择器的工作原理 第四节 组合逻辑电路数据选择器作用： 从一组（多路）数据中选择一路信号输出。数据选择器又称：多路开关；可控多路择一器。使能端输入数据选择端输出数据A1 A0SYD3

2、 D2 D1D0功能示意图：2022/9/1上海交通大学电子信息与电气工程学院74LS153第四节 组合逻辑电路数据选择器数据选择器74LS1532022/9/1上海交通大学电子信息与电气工程学院第四节 组合逻辑电路数据选择器2022/9/1上海交通大学电子信息与电气工程学院74LS153D10D11Y1Y2D12D13D20D21D22D23A0A1A211Y例：用一片74LS153双4选1的数据选择器组成一个8选1的数据选择器第四节 组合逻辑电路数据选择器2022/9/1上海交通大学电子信息与电气工程学院CC14539CMOS数据选择器CC14539第四节 组合逻辑电路数据选择器2022/

3、9/1上海交通大学电子信息与电气工程学院当A0=0时，TG1和TG3导通, TG2和TG4截止。当A0=1时，TG1和TG3截止, TG2和TG4导通。同理，当A1=0时，TG5导通, TG6截止。当A1=1时，TG5截止, TG6导通。例如：当A1 A0=01时，第一级传输门TG2和TG4导通。 第二级传输门TG5导通, 因此只有D11输出到Y1第四节 组合逻辑电路数据选择器2022/9/1上海交通大学电子信息与电气工程学院例：用CC14539双4选1的数据选择器组成一个8选1的数据选择器第四节 组合逻辑电路数据选择器2022/9/1上海交通大学电子信息与电气工程学院二、用数据选择器设计组合

4、逻辑电路 对于74LS153，在S=1的情况下，任意一输出端的逻辑函数式可以写成：如果将A1、A0视作两个输入变量，同时令D0D3为第三个变量的适当形式，则可以在数据选择器的输出端产生任何形式的三变量组合逻辑函数。第四节 组合逻辑电路数据选择器2022/9/1上海交通大学电子信息与电气工程学院例: 用4选1数据选择器实现逻辑函数令: A1=A; A0=GD1=D2=RD3=1第四节 组合逻辑电路数据选择器2022/9/1上海交通大学电子信息与电气工程学院例: 用8选1数据选择器产生三变量逻辑函数第四节 组合逻辑电路数据选择器解: 8选1数据选择器有三位地址输入端，能产生任何形式的四变量以下的逻

5、辑函数。 8选1数据选择器74LS152的输出端的逻辑函数式为：2022/9/1上海交通大学电子信息与电气工程学院第四节 组合逻辑电路数据选择器2022/9/1上海交通大学电子信息与电气工程学院第四节 组合逻辑电路数据选择器2022/9/1上海交通大学电子信息与电气工程学院第四节 组合逻辑电路数据选择器2022/9/1上海交通大学电子信息与电气工程学院第四节 组合逻辑电路数据选择器作业9：3.13，3.15， 3.182022/9/1上海交通大学电子信息与电气工程学院本节主要内容:二、多位加法器一、1 位加法器 三、用加法器设计组合逻辑电路第五节组合逻辑电路加法器2022/9/1上海交通大学电

6、子信息与电气工程学院一、1位加法器 =1&ABSCO COABSCO1. 半加器 第五节组合逻辑电路加法器半加：不考虑有来自低位的进位将两个1位二进制数相加。0 01 01 00 10 00 11 01 1 S COA BOutputInput半加器真值表2022/9/1上海交通大学电子信息与电气工程学院InputOutput CI A B S CO0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 12. 全加器 第五节组合逻辑电路加法器全加: 将两个一位的二进制数和来自低位的进位3个数相加。2022/9/1上海交通大

7、学电子信息与电气工程学院第五节组合逻辑电路加法器010111010010110100CI ABS111010100010110100CI ABCO方案一 2022/9/1上海交通大学电子信息与电气工程学院010111010010110100CI ABS111010100010110100CI ABCO第五节组合逻辑电路加法器方案二2022/9/1上海交通大学电子信息与电气工程学院第五节组合逻辑电路加法器2022/9/1上海交通大学电子信息与电气工程学院CI COABSCOCI第五节组合逻辑电路加法器2022/9/1上海交通大学电子信息与电气工程学院二、多位加法器1. 串行进位加法器 第五节组合

8、逻辑电路加法器优点：电路结构简单缺点：运算速度慢2022/9/1上海交通大学电子信息与电气工程学院2. 超前进位加法器 第i位的数相加等于Si = Ai+Bi + CIi第五节组合逻辑电路加法器提高运算速度的方法：CIi = COi-1 = f (Ai-1, Bi-1, Ai-2, Bi-2 A0, B0)2022/9/1上海交通大学电子信息与电气工程学院2. 超前进位加法器 第五节组合逻辑电路加法器Ai Bi CIi Si COi2022/9/1上海交通大学电子信息与电气工程学院2. 超前进位加法器 第五节组合逻辑电路加法器Ai Bi CIi Si COi2022/9/1上海交通大学电子信息与电气工程学院第五节组合逻辑电路加法器2. 超前进位加法器 四位超前进位加法器74LS2832022/9/1上海交通大学电子信息与电气工程学院第五节组合逻辑电路加法器2. 超前进位加法器 CI1A1&1B1A0&1B0&=1 & 1S1X1Y12022/9/1上海交通大学电子信息与电气工程学院三、用加法器设计组合逻辑电路加法器组合逻辑电路：输入变量输入变量；输入变量常量例: 设计一个代码转换电路，将BCD代码的8421码转换成余3码。Y3Y2Y1Y0 = DCBA 第五节组合逻辑电路加法器解: 以8421码为输入、余