《Verilog HDL硬件描述语言》实验教学大纲_第1页
《Verilog HDL硬件描述语言》实验教学大纲_第2页
《Verilog HDL硬件描述语言》实验教学大纲_第3页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、Verilog HDL硬件描述语言实验教学大纲课程代码：MICR3001课程名称：Verilog HDL硬件描述语言英文名称：Verilog HDL实验室名称：微电子实验室课程学时：72实验学时：18一、本课程实验教学目的与要求通过实验要求学生掌握用Verilog HDL硬件描述语言进行集成电路设计的流程和方法。学会使用Max+plus，Quartus设计软件，掌握从HDL源代码的输入编译仿真管脚锁定下载全过程。学会用ModelSim设计软件，用Verilog HDL编写测试码对设计模块进行仿真。 二、主要仪器设备及现有台套数 PC，现有35台; EDA实验箱，25套;三、实验课程内容和学时分

2、配序号实验项目名称目的、要求实验内容学时分配实验类型每组人数必开、选开1四位全加器设计具有Verilog HDL基本知识，具有一定分析问题解决问题能力，在编译和仿真过程中出现问题能想办法解决，最终由教师验收通过。根据四位全加器的原理，写出四位全加器的Verilog HDL代码，用Max+plus的文本编辑器，输入四位全加器的Verilog HDL代码，编译纠错，仿真验证功能，选择器件，管脚锁定，下载到FPGA芯片，最终验证功能是否正确。3基础性1必开2十进制加/减计数器设计掌握ModelSim仿真工具，学会编写测试码进行仿真根据十进制加/减计数器的要求，写出十进制加减计数器和它的测试代码；用M

3、odelSim的文本编辑器，输入十进制加减计数器和它的测试代码；编译纠错；仿真验证功能；回到Max+plus选择器件，管脚锁定，下载到FPGA芯片，最终验证功能是否正确。3设计性1必开3彩灯控制器设计掌握Quartus设计工具，掌握行为建模方法根据彩灯控制器的设计要求，用行为建模方法，写出彩灯控制器的Verilog HDL代码；用Quartus的文本编辑器，输入彩灯控制器的Verilog HDL代码；，编译纠错，仿真验证功能，选择器件，管脚锁定，下载到FPGA芯片，最终验证功能是否正确。6设计性1必开4交通灯控制器设计掌握状态机建模，综合利用仿真，下载工具完成设计任务。根据交通灯控制器的设计要求，画出交通灯控制器的状态图，用状态机建模方法，写出交通灯控制器的Verilog HDL代码；用ModelSim的文本编辑器，输入交通灯控制器和它的测试代码；编译纠错；仿真验证功能；回到Max+plus或Quartus选择器件，管脚锁定，下载到FPGA芯片，最终验证功能是否正确。6综合性1必开四、考核方式1、实验报告：有设计代码，仿真结果，管脚排列，验证结果。2、考核方式：（1）实验课的考核方式：教师验收评定成绩。（2）实验课考核成绩:根据实验完成情况和实验报告是否完整确定，实验课成绩占课程总成绩的10%。五、实验教材、参考书1

人人文库> 全部分类> 教育资料 > 备课教案

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论