12-kinetis重要参考sd fsl k60分章阅读configuration中文

1、第 3 章结构3.1 概要本章将详细介绍微控制器特有模块，包括以下几个方面： 设备之间的连接将会用框图表示出来： 有一些极个别的模块不会用框图一一对应描述具体的模块到模块的交互未必在各模块章节中； 关于的信息，请查看具体的。内核模块ARM Cortex-M4 内核结构本节将简要介绍的 ARM Cortex-M4 内核结构。本模块的所有的尽可能详细的细节是有文档均由 ARM 公司提供的，并可查阅是：。图 3-1 内核结构框图表 3-1 模块解释涉及模块缩写参考整体描述ARM Cortex-M4 内核, r0p0comARM Cortex M4 参考手册系统“系统”章节时钟“时钟描述”章节电源管理

2、“电源管理”章节系统/指令/数据总线模块闩电路“闩开关”章节系统/指令/数据总线模块SRAM“SRAM”章节调试IEEE 1149.1 JTAG IEEE 1149.7 JTAG(cJTAG) Serial Wire Debug (SWD) ARM Real-Time Traceerface“Debug ”章节中断中断向量控制器(NVIC)“NVIC”章节私有外设总线(PPB)模块Miscellaneous Control Module (MCM)“MCM”章节3.2.1.1 总线、连接线和接口ARM Cortex-M4 内核共有如下四种总线，如下表描述所示：3.2.1.2 系统时钟系统滴答时

3、钟源也是总为内核时钟，（FLCK）。如下由此产生如下操作：通过设置SySTick 控制和状态寄存器的CLKSOURCE 位可以总是被置位， 以选择内核时钟。 由于 FCLK 是可用的一个可变频率，所以 SySTick 校正值检测寄存器的TENMS 位一直是恒为 0。SySTick 校正值检测寄存器的 NOREF 位总是被置位被设置，以说明FCLK是参考时间安排的唯一的的可获的参考时钟源。3.2.1.3 调试工具该设备具有丰富的调试能力，对包括运行控制和追踪有特别的纠错能力。标准的 ARM 支持JTAG 和 SWD 接口，但是本3.2.2 中断向量控制器结构也支持cJTAG 接口。该节介绍的中断

4、向量控制器结构在中如何配置。本模块的所有的尽可能详细的细节是有 ARM 提供的，。是： 详细的内容可以在图 3-2 NVIC 框图带格式的: 表字, 缩进: 左侧: 0厘米, 制表位: 不在 35.44 字符总线名称描述指令码总线(ICODE)ICODE 和 DCODE 为多路复用总线是复用的。这个该复用总线叫做被称为 CODE 总线，且通过一个单独的主端口连接至交叉开关上该总线连接到闩开 关。另外，CODE 总线紧密耦合到系统内存低位区域(SRAM L)连接到 SRAM的低位。数据码总线(DCODE)系统总线系统总线连接到闩门交叉开关上的一个单独的主端口上。另外，系统总线紧密 耦合到系统内存

5、区域(SRAM U)连接到 SRAM 的。私有外设总线(PPB)通过 PPB 可以以下几个模块 PPB 提供可进入的 ARM 模块，: ARM 模块：如，NVIC，ETM，ITM，DWT，FBP 和 ROM 表。；另外，飞思的混合控制模块（MCM）；内存加速单元和（MMCAU）也可以通过该总线进入。私有外设总线(PPB)模块Memory-Mapped Cryptographic Acceleration Unit (MMCAU)“MMCAU”章节表 3-2 模块解释，涉及模块缩写整体描述中断向量控制器(NVIC)ARMCortex-M4 参考手册系统系统时钟时钟描述电源管理电源管理私有外设总线

6、(PPB)模块ARM Cortex-M4 内核ARM Cortex-M4 内核中断优先级该 的中断优先级可分为 16 级。然而，在 NVIC 中每个中断向量寄存器包含 4 位。比如，IPR0 如下：无标识中断无标识中断是时有由外部的NMI 信号 所控制的。NMI 信号复用的引脚 必须配置为产生不可 中断请求 NMI 功能。NMI 引脚必须复用配置为NMI功能，才能产生无标识中断请求。中断通道表下表定义中断源的分配。向量数当一个向量触发时将该值存入到栈中。IRQ 非内核的中断源的数量，该数量是向量数减去 16。IRQ 数在 ARM 的中断向量控制文档中有用到。下表是中断向量定义：表 3-3 4

7、中断向量表中断地址向量I1RQNVIC非IPR 寄存器 数NVIC IPR寄存器数3中断源中断描述带格式表格2带格式的: 字体: (默认) TimesNew Roman, (中文) 宋体, 小二,上标ARM 内核向量0 x0000_00000ARM core 内核Initial 初始化 Stack栈指针 Po er带格式的: 字体: (默认) Times New Roman, (中文) 宋体, 11 磅,上标0 x0000_00041ARM 内 核 ARMcoreInitialProgram Counter 初始化程序 计数器带格式的: 字体: (默认) Times New Roman, (中

8、文) 宋体,上标0 x0000_00082ARM 内核 core maskableerrupt (NMI) 非屏蔽中断带格式表格0 x0000_000C3ARM 内核 coreHard Fault 硬件故障0 x0000_00104ARM 内核 coreMemManage Fault 内存管理器故障0 x0000_00145ARM 内核 core Bus Fault 总线故障0 x0000 00186ARM 内核 core Usage Fault 使用故障0 x0000 001C70 x0000_002080 x0000_002490 x0000_0028100 x0000_002C11ARM

9、 内核 coreSupervisorcall (SVCall) 主控器呼叫0 x0000 003012ARM 内核 core Debug Monitor 调试0 x0000 0034130 x0000_003814ARM 内核 corePendable request for system service 系统服务 可 挂 起 请 求 (PendableSrvReq)0 x0000_003C15ARM coreSystem tick timer 系统嘀 嗒 定 时 器 (SysTick)非内核向量0 x0000_004016000DMADMA channel 通道 0 transfer com

10、plete 转换 完成带格式表格0 x0000_004417100DMADMA 通道 1 转换完成 DMA channel 1 transfer complete0 x0000_004818200DMADMA 通道 2 转换完成 DMA channel 2 transfer complete0 x0000_004C19300DMADMA 通道 3 转换完成 DMA channel 3 transfer complete0 x0000_005020401DMADMA 通道 4 转换完成 DMA channel 4 transfer complete0 x0000_005421501DMADDMA

11、 通道 5 转换 完成 MA channel 5 transfer complete0 x0000_005822601DMADMA 通道 6 转换完成 DMA channel 6 transfer complete0 x0000_005C23701DMADMA 通道 7 转换完成 DMA channel 7 transfer complete0 x0000_006024802DMADMA 通道 8 转换完成 DMA channel 8 transfer complete0 x0000_006425902DMADMA 通道 9 转换完成 DMA channel 9 transfer comple

12、te0 x0000_0068261002DMADMA 通道 10 转换完成 DMA channel 10 transfer complete0 x0000_006C271102DMADMA 通道 11 转换完成 DMA channel 11 transfer complete0 x0000_0070281203DMADMA 通道 12 转换完成 DMA channel 12 transfer complete0 x0000_0074291303DMADMA 通道 13 转换 完成 DMA channel 13 transfer complete0 x0000_0078301403DMADMA

13、通道 14 转换 完成 DMA channel 14 transfer complete0 x0000_007C311503DMADMA 通道 15 转换完成 DMA channel 15 transfer complete0 x0000_0080321604DMADMA error errupt channels 错误中断通 道 0-150 x0000_0084331704MCMNormalerrupt 一般 中断0 x0000_0088341804Flash memorydcomplete命令完成0 x0000_008C351904Flash memoryRead colli冲突0 x00

14、00_0090362005Mode Controller 模式控制器Low-voltage detect 低 电压检测, low voltage warning 低电压警告0 x0000_0094372105LLWULow Leakage Wakeup NOTE 低电压唤醒提示 : TWUerrupt 中断必须不 能被中断控制器所屏蔽。这样是为了避免当系统在 LLS 模式下恢复的时候未完全退出的情况 must not be maskedbythe errupt controller to avoid a scenario where the system does not fully exit

15、 stop mode onan LLS recovery.0 x0000 0098382205WDOG0 x0000_009C392305Random number generator 随机数产 生器 (RNGB)0 x0000_00A0402406I2C00 x0000_00A4412506I2C10 x0000_00A8422606SPI0所有中断源的单个中 断 向 量Single errupt vector for allsour0 x0000_00AC432706SPI1所有中断源的单个中断 向 量Single errupt vector for allsour0 x0000_00B0

16、442807SPI2所有中断源的单个中 断 向 量Single errupt vector for allsour0 x0000_00B4452907CAN0ORed Message buffer (0-15)0 x0000 00B8463007CAN0Bus Off 总线关闭带格式表格0 x0000_00BC473107CAN0Error 错误0 x0000_00C0483218CAN0Transmit Warning 发送提醒0 x0000_00C4493318CAN0Receive Warning 接受提醒0 x0000_00C8503418CAN0Wake Up 唤醒0 x0000 0

17、0CC5135180 x0000 00D05236190 x0000_00D4535337371CAN19ORed Message buffer (0 15)CAN10 x0000 00D8543819CAN1Bus off 总线关闭0 x0000_00DC553919CAN1Error 错误 0 x0000_00E05640110CAN1Transmit Warning 传 送 提醒0 x0000_00E45741110CAN1Receive Warning 接收提醒0 x0000 00E85842110CAN1Wake Up 唤醒0 x0000_00EC59431100 x0000_00F

18、060441110 x0000_00F46145111UART0串口状态中断源向量 Single errupt vector for UART s us sour0 x0000_00F86246111UART0串口出错中断源向量 Single errupt vector for UART error sour0 x0000_00FC6347111UART1串口状态中断源向量 Single errupt vector for UART s us sour0 x0000_01006448112UART1串口出错中断源向量 Single errupt vector for UART error so

19、ur0 x0000_01046549112UART2串口状态中断源向量 Single errupt vector for UART s us sour0 x0000_01086650112UART2串口出错中断源向量 Single errupt vector for UART error sour0 x0000_010C6751112UART3串口状态中断源向量 Single errupt vector for UART s us sour0 x0000_01106852113UART3串口出错中断源向量 Single errupt vector for UART error sour0 x0

20、000_01146953113UART4串口状态中断源向量Single errupt vector for UART s us sour0 x0000_01187054113UART4串口出错中断源向量 Single errupt vector for UART error sour0 x0000_011C7155113UART5串口状态中断源向量 Single errupt vector for UART s us sour0 x0000_01207256114UART5串口出错中断源向量 Single errupt vector for UART error sour0 x0000_012

21、47357114ADC00 x0000 01287458114ADC10 x0000 012C7559114CMP00 x0000_01307660115CMP10 x0000_01347761115CMP20 x0000_01387862115FTM0Singleerrupt vector for all sour0 x0000_013C7963115FTM1Single errupt vector for all sour 所有中 断源的单一向量0 x0000_01408064216FTM2所有中断源的单一向 量 Single errupt vector for all sour0 x00

22、00_01448165216CMT0 x0000_01488266216RTCTimer errupt 定时器中断0 x0000_014C83672160 x0000_01508468217PITChannel 通道 00 x0000 01548569217PIT通道 Channel 10 x0000 01588670217PIT通道 Channel 20 x0000_015C8771217PIT通道 Channel 30 x0000_01608872218PDB0 x0000_01648973218USB OTG0 x0000 01689074218USB Charger Detect0 x

23、0000_016C9175218Ethernet MACIEEE 15888 定时器中 断 Timererrupt0 x0000_01709276219Ethernet MACTransmit errupt 发送中断0 x0000_01749377219Ethernet MAC接 收中 断 Receive errupt0 x0000_01789478219Ethernet MAC错误和其他中断Error andmiscellaneouserrupt0 x0000_017C9579219I2S0 x0000_01809680220SDHC0 x0000_01849781220DAC00 x000

24、0 01889882220DAC10 x0000_018C9983220TSI所有中断源的单一向 量 Single errupt vector for all sour0 x0000_019010084221MCG带格式的: 正文, 缩进: 左侧: 0厘米, 首行缩进: 0.85 厘米, 项目符号 + 级别: 1 + 对齐位置:0.63 厘米 + 缩进位置: 1.38 厘米带格式的: 缩进: 首行缩进: 0.99厘米, 无项目符号或带格式的: 正文, 缩进: 首行缩进:0.85 厘米带格式的: 正文, 缩进: 首行缩进:0.85 厘米0 x0000_019410185221Low-er tim

25、er0 x0000 0198102862210 x0000_019C10387221Port control module端口控制模块Pin detect 端口检测 (Port A)0 x0000_01A010488222端口控制模块 Port control module端口检测 Pin detect (Port B)0 x0000_01A410589222端口控制模块 Port control module端口检测 Pin detect (Port C)0 x0000_01A810690222端口控制模块 Port control module端口检测 Pin detec t (Port

26、D)0 x0000_01AC10791222端口控制模块 Port control module端口检测 Pin detect (Port E)0 x0000_01B0108922220 x0000_01B4109932230 x0000_01B811094223中断表示 NVIC 中断向量源数量。表示 NVIC 的用于 IRQ 的 ISER,ICER,ISPR,ICPR 和 IABR 寄存器数量。计算该值的公式：IRQ32.表示 NVIC 的用于 IRQ 的 IPR 寄存器数量。计算公式是：IRQ4.这个中断只能通过 NVIC 寄存器挂起或者清除。配置一个特定的中断确定位域和寄存器位置你需要

27、配置低功耗定时器(LPTMR)中断。来自中断通道分配的 LPTMR 队列的特例如下表。表示 NVIC 中断向量源数量。表示NVIC 的用于IRQ 的ISER,ICER,ISPR,ICPR 和IABR 寄存器数量。计算该值的公式：IRQ32.表示 NVIC 的用于 IRQ 的 IPR 寄存器数量。计算公式是：IRQ4.NVIC 寄存器需要配置一下中断：NVICISER2NVICICER2NVICISPR2NVICICPR2NVIBR2NVICIPR21确定特殊 IRQ 的位域包括下列特殊寄存器：NVICISER2,NVICICER2，NVICISPR2，NVICICPR2,NVIB3.2.3 异

28、步中断唤醒控制器(AWIC)结构该节介绍的异步唤醒中断控制器(AWIC)结构。本模块的所有的尽可能详细的细节是有由 ARM 提供的，是：。图 3-3 异步中断唤醒控制器(AWIC)结构框图表 3-4 模块解释3.2.3.1 唤醒源该的AWIC 模块使用如下和外部输入。表 3-5 AWIC 停止和VLPS 唤醒源3.2.4 JTAG 控制器结构该节介绍的 JTAG 控制器结构。详细信息见该模块的具体章节。唤醒源描述可用的系统复位当 LPO 是的时钟源时，RESET 引脚和WDOG 可用低电平检测模式控制器低电压提醒模式控制器引脚中断端口控制模块正常工作的系统的任何引脚都可中断ADCx当使用时钟源

29、时，ADC 功能有效CMPx没有系统时钟可用时，功能被限制I2C地址匹配唤醒中断UARTRXD 引脚的边沿变化中断USB唤醒中断LPTMR在 Stop 和 VLPS 模式下工作RTC在 Stop 和 VLPS 模式下工作Ethernet接受到包唤醒中断SDHC唤醒中断I2S唤醒中断1588 Timer唤醒中断TSICAN涉及模块缩写系统系统时钟时钟描述电源管理电源管理中断向量控制器(NVIC)NVIC唤醒请求AWIC 唤醒源图 3-4 JTAG 控制器结构框图表 3-6 模块解释系统模块SIM 结构该节介绍的 SIM 结构。详细信息见该模块的具体章节。图 3-5 SIM 结构框图表 3-7 9

30、 模块解释3.3.2 模式控制结构该节介绍的模式控制结构。详细信息见该模块的具体章节。涉及模块缩写参考整体描述SIMSIM系统系统时钟时钟描述电源管理电源管理涉及模块缩写参考整体描述JTAGCJTAGC信号复用端口控制信号复用图 3-6 模式控制结构框图表 3-8 模块解释3.3.3 PWCPMC 结构该部分总结了在中如何配置模式。详细信息见该模块的具体章节。图 3-7 PWC 结构框图3.3.4 低功耗唤醒单元(LLWU)结构该节介绍的低功耗唤醒单元(LLWU)结构。详细信息见该模块的具体章节。表 3-9 11 模块解释涉及模块缩写整体描述PWCPMCPWCPMC系统系统电源管理电源管理模式

31、控制模式控制涉及模块缩写整体描述模式控制模式控制系统系统电源管理电源管理电源管理控制器(PWC)PMC图 3-8 低功耗唤醒单元(LLWU)结构框图表 3-12 模块解释3.3.4.1 唤醒源对于 LLWU 模块，使用如下的外设和外部引脚作为唤醒源。LLWU_P0-15 是外部引脚，LLWU_M0IF-M7IF 是内核连接到志。外设的中断标LLWU_P0-15 是外部引脚输入。见项。的信号复用表获取各个引脚信号选LLWU_M0IF-M7IF 是连接到注意RESET 也是唤醒源，决定取决于 LLWU_CS 寄存器的位。RESET 不是一设备中断标志位。个明确定义的指针，在设备上必须能被明确的指针

32、所使能。On devi whereRESET is not a dedicated pin, it must also be enabled in the explicit port muxcontrol.带格式的: 字体: (默认) Times New Roman, (中文) 宋体,上标唤醒引脚源唤醒引脚源LLWU_P0PTE1/SCI1_RX/I2C1_SCLPTE1/LLWU P0 pinLLWU_P12PTD0/DSPI0_PCS0/SCI2_RTSLLWU_P1PTE2/LLWU_P1pinPTE2/DSPI1 SCK/SDHC0 DCLKLLWU_P13PTD2/SCI2_RXLL

33、WU_P2PTE4/LLWU_P2 pinPTE4/DSPI1_PCS0/SDHC0_D3LLWU_P14PTD4/SCI0_RTS/FTM0_CH4/EWM_INLLWU_P3PTA4/LLWU P3 pin2PTA4/FTM0_CH1/NMILLWU_P15PTD6/SCI0_RX/FTM0_CH6/FTM0_FLT 0LLWU_P4PTA13/LLWU P4pinPTA13/CAN0_RX/FTM1_CH1/ FTM1 QD PHBLLWU_M0IFLPT1LLWU_P5PTB0/LLWU P5pinPTB0/I2C0 SCL/FTM1 CH0/LLWU_M1IFCMP01涉及模块缩写整

34、体描述LLWULLWU系统系统时钟时钟分配电源管理电源管理电源管理(PMC)电源管理(PMC)模式控制模式控制唤醒请求LLWU 唤醒源1.1 请求的外设和外设中断时有效的。当唤醒输入时，LLWUs WUME 位是有效的，标志清除是建立在外设标志清除的基础上的。2. 当 MCU 从 VLLSx 模式下唤醒时，一个下降沿的输入使这个引脚保持低 电平。导致EzPort 使能 ，使得在复位队列完全进入EzPort 模式。3.3.5 MCM 结构该节介绍的 MCM 结构。详细信息见该模块的具体章节。图 3-9 MCM 结构框图表 3-14 模块解释3.3.6 闩开关结构该节介绍的闩开关结构。详细信息见该

35、模块的具体章节。涉及模块缩写整体描述MCMMCM系统系统时钟时钟描述电源管理电源管理私有外设总线(PPB)ARM Cortex-M4 内核ARM Cortex-M4 内核FTM1_QD_PHALLWU_P6PTC1/LLWU P6 pinPTC1/SCI1 RTS/FTM0 CH0LLWU_M2IFCMP11LLWU_P7PTC3/LLWU P7 pinPTC3/SCI1 RX/FTM0 CH2LLWU_M3IFCMP21LLWU_P8PTC4/LLWU_P8pinPTC4/DSPI0 PCS0/FTM0 CH3LLWU_M4IFTSI1LLWU P9PTC5/LLWU P9 pinLLWU

36、M5IFRTC1LLWU_P10PTC6/LLWU_P0 pinLLWU_M6IFLLWU_P11PTC11/LLWU_P0 pinLLWU_M7IF发现错误未知唤醒源图 3-10 闩开关结构框图表 3-13 15 模块解释3.3.6.1 闩开机配置表本款一共有六个主机闩开机列表如下：注意DMA 和EzPort 共用一个主端口。这些模块不可能同时操作，所以没有过多解释的必要。3.3.6.2 闩开关从机表本款一共有五个从机闩开机列表如下：带格式的: 字体: (默认) Times New Roman, 检查拼写和语法, 上标带格式的: 字体: (默认) Times New Roman, 检查拼写和

37、语法, 上标从机模块从机端MPU 保护Flash控制器0YesSRAM 后门1Yes外设桥 012No.桥中未建立保护外设桥 0/GPIO13No.桥中未建立保护主机模块主机端ARM 内核代码总线0ARM 内核系统总线1DMA/EzPort2Ethernet3USB OTG4SDHC5涉及模块缩写整体描述闩开关闩开关系统系统时钟时钟描述保护MPUMPU闩开机ARM Cortex-M4 内核ARM Cortex-M4 内核闩开机DMA 控制器DMA 控制器闩开机EzPortEzPort闩开机EthernetEthernet闩开机USBUSB闩开机SDHCSDHC闩开关从机MPUMPU闩开关从机S

38、RAM 后门SRAM 后门闩开关从机外设桥外设桥闩开关从机GPIO 控制器GPIO 控制器闩开关从机FlexBusFlexBus3.3.6.3 PRS 寄存器复位值AXBS_PRSn 寄存器复位成 0054_3210h。3.3.7保护单元(MPU)结构该节介绍的保护单元(MPU)结构。详细信息见该模块的具体章节。图 3-11保护单元(MPU)结构框图表 3-16 模块解释3.3.7.1 MPU 从机接口列表MPU 保护的源：表 3-15 17 MPU 从机端口列表3.3.7.2 MPU 逻辑总线主机列表MPU 的逻辑总线主机列表：表 3-16 MPU 逻辑总线主机列表MPU 逻辑主机号总线主机

39、0Core1Debugger源MPU 从机端口列表描述Crossbar slave port 0MPU 从机接口 slave port 0Flash ControllerCrossbar slave port 1MPU 从机接口 slave port 1SRAM backdoorCode BusMPU 从机接口 slave port 2SRAM_L frontdoorSystem BusMPU 从机接口 slave port 3SRAM U frontdoorCrossbar slave port 4MPU 从机接口 slave port 4FlexBus涉及模块缩写整体描述保护单元(MPU)

40、MPU系统系统时钟时钟描述电源管理电源管理逻辑主机逻辑主机从机模块从机模块FlexBus4Yes3.3.7.3 MPU出错处理MPU 发现的可能出现出错的可能如下：表 3-17出错处理3.3.7.4 RGD0 寄存器的复位值复位时，MPU 使用 RGD0到整个 4GB 的地址空间，把、写入和执行权限都交给内核、调试器和 DMA 总线主机。以下表中显示了RGD0 和RGDAAC0 的复位默认值。表 3-20 RGD0 的复位值3.3.7.5 写 RGD0 寄存器的写权限除了配置 PRG0 的初始状态，MPU 实现了的对于 PRG0 的控制权限。特别的，MPU 设置了调试器是除出了内核和其他所有主

41、机外的最高的权限。MPU 不允许内核的写入影响 PRG0 的开始和结束地址或者到调试器的权限；它只允许与其他主机之间。这些保护确保了调试器能随时进入整个地址空间域，同时内核和总线的权限不会被改变。表 3-21 写RGD0 寄存器的权限总线主机写权限内核内核不能写入如下几个部分的寄存器或寄存器域：RGD0_WORD0, RGD0_WORD1, RGD0_WORD3RGD0_WORD2M1SM, M1UM寄存器复位值RGD0_WORD00000_0000hRGD0_WORD1F_FhRGD0_WORD20061_F7DFhRGD0 WORD30000 0001hRGDAAC00061 F7DFh总

42、线主机内核处理内核总线默认（中断向量#5）处理: 使能总线默认系统控制和状态控制寄存器的BUSFAULTENA位。如果该位没有设置，MPU 处理几个出发默认中断（中断向量#3）。Debugger调试口的控制和状态寄存器的 STICKYERROR 位标志。DMA中断向量#32Ethernet中断向量#94USB_OTG中断向量#89SDHC中断向量#962DMA3ENET4USB5SDHC6e7e3.3.7.6 时钟门通过设置 SIM 模块的 SCGC7MPU位可以开关 MPU 的时钟。任何的复位 操作将清除这些位，使相应模块的时钟无效。在设定对应的组件初值之前，请先初始化 SIM 模块的 SC

43、GC7MPU位。在无效时钟之前请先确认模块已经无效。具体细节请参考具体章节。3.3.8 外设桥结构该节介绍的外设桥结构。详细信息见该模块的具体章节。图 3-12 外设桥结构框图表 3-22 模块解释3.3.8.1 外设桥数量该设备包含一共有两种外设桥。3.3.8.2 内存外设桥可以用于该见 AIPS0 和 AIPS1。中大部分模块的寄存器。关于各模块的3.3.8.3 MPRA 寄存器任意两个外设桥都支持 168 个闩开机， 每个闩开关都可以在MPR闩开关。RB 寄存器的 MPROTx 域中设置。但是很少支持外设的。详细信息见涉及模块缩写整体描述外设桥(AIPS-Lite)外设桥(AIPS-Li

44、te)系统系统时钟时钟描述闩电路开关闩电路闩电路RGDAAC0M1SM, M1UM注意：为了改变 RGD0_WORD2 需要写 RGDAAC0。调试器Yes所有其他主机No3.3.8.4 PACR 寄存器任意两个外设桥都支持 128 个外设，每个外设都可以在PACRA PACRP 寄存器的 PACRx 域中设置。但是很少支持外设的。详细信息见 AIPS0 和AIPS1。3.3.8.5 4 AIPS_Lite MPR 寄存器的复位值AIPSx_MPRA 复位值 0 x7770_0000AIPSx_MPRB 复位值 0 x0000_0000这里主机 0、1 和 2 是复位后可用的总线主机。3.3.

45、8.5 PACR 寄存器每两个外设桥支持 128 个外设，每一个闩开关都可以在 PACRA-PACRP 寄存器的PACRx 域中设置。但是，很少支持外设的。详细信息参见AIPS0 内存映 射和 AIPS1 内存。没有用到的PACRx 域保留。 3.3.8.6 AIPS Lite PACRE-P 寄存器复位值在的设备上AIPS Lite PACRE-P 复位值取决于是否模式是可变的。对于每个外设桥 0（ AIPS - Lite0）的内存和外设桥 1 （AIP -Lite 1） 的内存，相应的模块的PACR 32:127 字段复位后重置为 0 x4。3.3.9 多DMA 请求结构该节介绍的多 DM

46、A 请求结构。详细信息见该模块的具体章节。图 3-13 多DMA 请求结构框图表 3-21 23 模块解释涉及模块缩写整体描述多 DMA 请求多 DMA 请求3.3.9.1 DMA MUX 请求源本允许包括达 63 个直接内存存取请求信号被求 mux 任何 16 个直接内存存取通道。这里由于存在 MUX，所以任意两个 DMA 请求和特殊的 DMA 通道都不会。表 3-22 24 DMA 请求源-MUX 0到的直接内存存取请DMA 源DMA 中断源DMA 中断源描述0Channel disabled11Not used2UART0Receive3UART0Transmit4UART1Receiv

47、e5UART1Transmit6UART2Receive7UART2Transmit8UART3Receive9UART3Transmit10UART4Receive11UART4Transmit12UART5Receive13UART5Transmit14I2S0Receive15I2S0Transmit16SPI0Receive17SPI0Transmit18SPI1Receive19SPI1Transmit20SPI2Receive21SPI2Transmit22I2C023I2C124FTM0Channel 025FTM0Channel 126FTM0Channel 227FTM0Ch

48、annel 328FTM0Channel 429FTM0Channel 530FTM0Channel 631FTM0Channel 732FTM1Channel 033FTM1Channel 134FTM2Channel 035FTM2Channel 136IEEE 1588 TimersTimer 037IEEE 1588 TimersTimer 1系统系统时钟时钟描述电源管理电源管理通道请求DMA 控制器DMA 控制器请求DMA 请求源1 在 DMA 配置时，默认使用通道 0。同时任何保留的通道都不可用。3.3.9.2 PIT 触发 DMAPIT 模块可以触发前1/4 的DMA 通道传送数

49、据。具体细节见PIT/DMA 章节。3.3.10 DMA 控制结构该节介绍的 DMA 控制结构。详细信息见该模块的具体章节。图 3-14 DMA 控制结构框图表 3-25 模块解释涉及模块缩写整体描述DMA 控制器DMA 控制器38IEEE 1588 TimersTimer 239IEEE 1588 TimersTimer 340ADC041ADC142CMP043CMP144CMP245DAC046DAC147CMT48PDB49Port control modulePort A50Port control modulePort B51Port control modulePort C52P

50、ort control modulePort D53Port control modulePort E54DMA MUX FTM3Always enabled Channel 455FTM3DMA MUXChannel 5Always enabled56FTM3DMA MUXChannel 6Always enabled57FTM3DMA MUXChannel 7Always enabled58DMA MUXDMA MUXAlways enabled59DMA MUXDMA MUXAlways enabled60DMA MUXAlways enabled61DMA MUXAlways enab

51、led62DMA MUXAlways enabled63DMA MUXAlways enabled3.3.11 外部看门狗裁决结构该节介绍的外部看门狗裁决结构。详细信息见该模块的具体章节。图 3-15 外部看门狗裁决结构表 3-24 26 模块解释3.3.11.1 EWM 时钟下表是 EWM 时钟与之对应的时钟：表 3-25 EWM 时钟连接表 3-25 EWM 时钟连接3.3.11.2 EWM 低功耗模式下是EWM 低功耗模式与之对应的时钟：表 3-26 EWM 低功耗模式模块模式时钟等待等待，VLPW停止停止，VLPS，LLS断电VLLS3，VLLS2，VLLS1模块时钟时钟低功耗时钟1K

52、Hz LPO 时钟涉及模块缩写整体描述外部看门狗裁决(EWM)EWM系统系统时钟时钟描述电源管理电源管理信号复用端口控制模块信号复用系统系统寄存器外设桥 0(AIPS-Lite 0)AIPS-Lite 0时钟时钟描述电源管理电源管理传送闩开关闩开关3.3.11.3 低功耗模式下的EWM_OUT 引脚状态在等待时，停止和断电模式 EWM_OUT 引脚进入一个高组态阻抗状态。用户可以通过外部的PLL 电路或者配置的PLL 电路来控制该引脚的逻辑状态。当 CPU 从等待或者停止恢复到进入运行模式时，引脚在再次进入停止或等待状态前将保持原来的状态。当引脚从断电模式进入运行模式时，引脚返回到复位状态。3

53、.3.12 看门狗结构该节介绍的看门狗结构。详细信息见该模块的具体章节。图 3-16 看门狗结构表 3-27 29 模块解释3.3.12.1 看门狗时钟下表是看门狗时钟与之对应的时钟：表 3-28 看门狗时钟连接3.3.12.2 看门狗低功耗模式下表是看门狗低功耗模式与之对应的时钟：模块时钟时钟LPO 震荡器1KHz LPO 时钟全时钟总线时钟快速测试时钟总线时钟系统总线时钟总线时钟涉及模块缩写整体描述看门狗看门狗系统系统时钟时钟分配电源管理电源管理模式控制(MC)模式控制表 3-28 看门狗低功耗模式注意在处在停止模式时，需要启用看门狗模块。通过向看门狗控制和状态寄存器的STNDBYEN 和

54、 STOPEN 位写 1。时钟模块MCG 结构该节介绍的 MCG 结构。详细信息见该模块的具体章节。图 3-17 MCG 结构表 3-30 32 模块解释3.4.1.1 时钟门MCG 时钟是由系统 OSC 或者 RTC OSC 驱动的。通过设置 SIM 模块的 SOPT2MCGCLKSEL位来选择 MCG 时钟。具体信息请参考SIM 章节。3.4.2 OSC 结构该节介绍的 OSC 结构。详细信息见该模块的具体章节。涉及模块缩写整体描述MCGMCG系统系统时钟时钟描述电源管理电源管理信号端口控制信号模块模式时钟等待等待，VLPW备用停止，VLPS停止停止，VLPS断电LLS，VLLS3，VLL

55、S2，VLLS1图 3-18 OSC 结构表 3-31 33 模块解释3.4.2.1 MCG 的OSC 操作模式MCG 的 C2 寄存器位用来配置频率。详细信息见 OSC 和 MCG 章节。3.4.3 RTC OSC 结构该节介绍的 RTC OSC 结构。详细信息见该模块的具体章节。图 3-19 RTC OSC 结构表 3-32 模块解释3.5和接口结构的flash3.5.1 flash该节介绍结构。详细信息见该模块的具体章节。涉及模块缩写整体描述RTC OSCRTC OSC信号端口控制信号复用整体描述MCGMCG涉及模块缩写整体描述OSCOSC系统系统时钟时钟描述电源管理电源管理信号端口控制

56、信号整体描述MCGMCG图 3-20 flash结构表 3-33 模块解释3.5.1.1 flash类型本包括如下几种flash： 编程 flash非易失性的用来执行代码的flash FlexMemory包含如下几种类型： FlexNVM非易失性 flash数据，能够运行代码、保存数据和备份 EEPROM FlexRAM可作为传统的RAM 使用，还可以用在高性能的EEPROM还可以运行flash 程序。， 只可以编程的flash 内存：用于程序运行的RAMRAM 内存加速运行flash程序3.5.1.2 flash大小本文档介绍的的内容：只有可编程flash：2 块包含 2KB 扇区的可编程f

57、lash。包含 FlexNVM：1 块包含 2KB 扇区的可编程flash。包含 FlexNVM：1 块包含 2KB 扇区的 FlexNVM。包含 FlexNVM：1 块FlexRAM。本文档介绍的的flash 如下表：可 编 程 flash(KB)0 块地址范围FlexNVM (KB)块1（ FlexNVM/可编程 flash）地址范围FlexRAM (KB)FlexNVM 地址范围MK60N256VLQ1002560 x0000 0000-0 x0002 0000-N/A涉及模块缩写整体描述FlashFlash系统系统时钟时钟描述传输Flash控制器Flash控制器寄存器外设桥外设桥3.5

58、.1.3 flash大小设计对于本文档中介绍的使用用不同大小的 flash 和 FlexNVM，在 flash 存储章节有具体的设计。 flash章节介绍了不同应用设计，这是根据用户的需求来设计的。 对于只有可编程flash 的有以下几种应用： 两块可编程flash 支持：可编程 flash1 和可编程 flash2。两块 flash 都可以形成系统。可编程flash 支持交换操作，flash 地址可以交换。FlexRAM 不可以用作EEPROM 和传统的RAM。他的空间只可以用来运行程序段命令。 对于包含可编程flash 和 FlexRAM 的： 由于只有一个可编程flash，所以不存在交换

59、特征。3.5.1.4 flash由于有不同类型的flash和flash 寄存器，所以它们有不同的址，见下表。址在系统中分别定义了。图 3-21 只有可编程 flash 的flash 结构0 x0001_F0 x0003_FMK60X256VLQ1002560 x0000_0000-0 x0003F2560 x1000_0000-0 x1003F40 x1400_0000-0 x1400 0MK60N512VLQ1005120 x0000_0000-0 x0003F0 x0004_0000-0 x0007FN/AMK60N256VMD1002560 x0000_0000-0 x0001F0 x0

60、002_0000-0 x0003FN/AMK60X256VMD1002560 x0000_0000-0 x0003_F2560 x1000_0000-0 x1003_F40 x1400_0000-0 x1400_0MK60N512VMD1005120 x0000_0000-0 x0003_F0 x0004_0000-0 x0007_F-图 3-21 22 包含 FlexNVM 的flash 结构3.5.1.5 flash 加密具体的信息见加密章节。3.5.1.6 flash 模式Flash有效)时，flash正常模式。存在NVM 正常和NVM 特别模式。当EzPort 使能(复位时EZP_CS