2013期末试卷答案及评分

1、电子科技2013-20141 学期期 A 课程名称：微处理器系统结构系统设日期：2014 1 9 时长：120 ：平时 %，期中 %，实验 期末 本试卷共 页（125分-（120分0 x69 或主控制模块与总线仲裁器之间的“距离”或位线译 独立编编址器映像编址 (可交换顺序缓冲或缓或驱 加电复位 或上电复手动复位或 按键复位复位(可换顺序 R0 电子科技2013-20141 学期期 A 课程名称：微处理器系统结构系统设日期：2014 1 9 时长：120 ：平时 %，期中 %，实验 期末 本试卷共 页（125分-（120分0 x69 或主控制模块与总线仲裁器之间的“距离”或位线译 独立编编址器

2、映像编址 (可交换顺序缓冲或缓或驱 加电复位 或上电复手动复位或 按键复位复位(可换顺序 R0 中的最低位为第 1 页 共 8CDCABABABDCC123456789BADCCADACBDBB一二三66868858注意：请将第一、二填入首页指定位置，其余各题填入一单选题（每题1分，共25分ARM PC 的值应该A、自动加D、自动清计算机当前被执行的指令存放在）A、主D、以上都不量结构，是因为该微处理器A3264B100C464 D三星公司的S3C2440NorFlash和NandFlash启动, 可以通过硬件跳线(OM1:0)设置启方一单选题（每题1分，共25分ARM PC 的值应该A、自动

3、加D、自动清计算机当前被执行的指令存放在）A、主D、以上都不量结构，是因为该微处理器A3264B100C464 D三星公司的S3C2440NorFlash和NandFlash启动, 可以通过硬件跳线(OM1:0)设置启方式。如果想采用处理器从 NAND Flash 启动，则 OM1:0的值应配置为A、B、标志寄存器的主要作用是D、ACPUCD、纠正当前指令执行的结器读/写操作所用时间通常称为A、总线周）CD、循环周A、主存容CDCPU器和外设片选信号的是D、以上都不A、地址总DMA请求的时刻是A.不需要等待，立即响D.执行完本时钟周期以在汇编过程中不会产生指令码，只用来指示汇编程序如何汇编的指

4、令是D、以上都不A、汇编指下面关于总线的叙述中，错误的是A、总线位宽指的是单次并行传输数据的位C、PCI 总线支持突发成组传送D、串行总线带宽一定小于并行总线的带器存取速率最快的是A、双端器发生读/A、数据码相A、Cache 容量BD、硬一般是指两个端口的B、CacheCD、数据码不D、程序特I/O接口中，必不可少的端口是A、控制端D、数据端器（DMA）方接口的特点是第 2 页 共 8A、传输过程不需要经过系统总CCPUBCPUDCPUARM汇编指令中，数据处理指令的操作数可以存放在）D、以上均A、寄存器C、I/OThumb工作状态下，处理器执行的指令对齐方式是A、字BCD、双ARMnRESE

5、T引脚信号变为低电平时，ARM处理器将执行的操作是A、立即停止当前指令的执行，产生复位A、传输过程不需要经过系统总CCPUBCPUDCPUARM汇编指令中，数据处理指令的操作数可以存放在）D、以上均A、寄存器C、I/OThumb工作状态下，处理器执行的指令对齐方式是A、字BCD、双ARMnRESET引脚信号变为低电平时，ARM处理器将执行的操作是A、立即停止当前指令的执行，产生复位异CARM处理器中，异常是在D、以上都说法都不正）A、ThumbB、ARMC、D、以上都不正ARM汇编指令中，代码段的定义应该使用A、D、计算机系统中，发生中断时保护断点和现场通常采用A、中断向量D、寄存ARM数据处

6、理指令中的有效立即数的是A、CD、ARM指令中，书写错误的是R1,R1,R3,器中，掉电后内容会丢失的是R13!,R0R3 CPSR, R0A、掩膜C、D、二填空题（每空1分，共20分通常把用符号表示的计算机指令的语言称为，计算机能真正执行的是（用的是）在总线的串行仲裁方式中，系统中的各个主控模块的优先级由）在器扩展中，片选信号可以采用）和、或（I/O端口编制方式有（ ）和微机系统中，缓冲器的作用是在实时性要求较高的应用中，接口的信息传输方式通常采用）和R1, R1,如下ARM汇编程序段执行完以后，标志位Z = ，C R0,R1,=0 x1F R1, R0第 3 页 共 8100 MHz 10

7、 CPI、MIPS （6 分=0.5*1+0.3*2+0.12*3+0.08*2=1.62 （2分 执行时间T=(100000*1.62)100*1061.62ms（2分四、简答题（4 28 分1. （6100 MHz 10 CPI、MIPS （6 分=0.5*1+0.3*2+0.12*3+0.08*2=1.62 （2分 执行时间T=(100000*1.62)100*1061.62ms（2分四、简答题（4 28 分1. （6 分（2分分2. （8 分从设计开销角度从性能角度第 4 页 共 850 130 212 32cache-主存层次与主存-（6分答：（1）位置不同，cache-主存层次的逻

8、辑位置介于 CPU 和主存-辅存之间。（2）目的不同，cache-主存层次用来解决高速度与低成本的，主存辅存层次用来解决大容量和低成本的。（3）实现方式不同，cache-主存层次的功能完全由硬件实现，主存-辅存层次通过附加的硬件及管理来控制。4. cache-主存层次与主存-（6分答：（1）位置不同，cache-主存层次的逻辑位置介于 CPU 和主存-辅存之间。（2）目的不同，cache-主存层次用来解决高速度与低成本的，主存辅存层次用来解决大容量和低成本的。（3）实现方式不同，cache-主存层次的功能完全由硬件实现，主存-辅存层次通过附加的硬件及管理来控制。4. （8 分CPU I/O C

9、PU CPU （3）中断方式是把程序查询传输方式中的/O当外部设备需要传输数据时，触发中断请求，U收到中断请求后，停止当前程序，并处理该请求。该方法具有（3）五、设计与分析题（321分 R0 存放)（8 分ifMOV R0,#X MOV R1,#64 CMP R0,R1 2222第 5 页 共 82. ARM 处理器支持哪些堆栈工作方式(堆栈寻址方式)SP*中的内容是什么？（5 分堆栈入栈操作指令： SP!,R1,R3,指令执行完成器中的初寄存器初器地后器中的0 x80000010（12. ARM 处理器支持哪些堆栈工作方式(堆栈寻址方式)SP*中的内容是什么？（5 分堆栈入栈操作指令： SP!,R1,R3,指令执行完成器中的初寄存器初器地后器中的0 x80000010（1（2分ARMS3C2440A UART0 发送一帧数据任务，已知处理器外设时钟 = （8 分（相关寄存器信息见试卷末附录）= #216或 一R1（第 6 页 共 8D7 校验 停止 停止R1，=R0（R1，= UTRSR2 ，#0 x02 R1，=UTXH0 ；0寄存器寄存器寄存器0第 7 页