半导体制程精品课件

1、半导体制程第1页，共49页，2022年，5月20日，1点39分，星期二OutlineIntroductionIntegrated Circuit and Its ApplicationHow is IC made?第2页，共49页，2022年，5月20日，1点39分，星期二一种相移振荡器 （1.3 MHz)Ge 衬底，晶体管及电阻、电容全部由Ge制成 (面积约2)扩散工艺形成晶体管黑蜡掩蔽腐蚀形成Tr台面结构用细导线互连证明半导体材料不仅可用于制造分立器件，而且可以制造整个电子电路1958.9.12 J. Kilby 研制成功第一个半导体集成电路 -“Solid Circuit”J. Kilb

2、y的发明“固体电路”Kilby和他1958,7,24的设计第3页，共49页，2022年，5月20日，1点39分，星期二Migration of Electronics Manufacturing From inception, electronic manufacturing has migrated geographically from the West to the East: from the US and Europe, over to Japan, through the Taiwan area, Korea, arriving in the East: China and Ind

3、ia.The shift in wafer production typically lags behind the rest of the supply chain, but China and India are now at the forefront of IC production!23123第4页，共49页，2022年，5月20日，1点39分，星期二2000 WW IC Market China6% WW MarketOthers$57.80Japan $37.80 $57.90$9.8021% WW Market2005 WW IC Market $40.80Others $82

4、.10$36.50Japan$33.00China2006 WW IC Market 26% WW MarketOthers$87.44$46.56$62.35Japan$57.05ChinaUS$billionSource: IC insights January 2007 In 2005, Chinas IC consumption reached USD$40.8 billion, overtaking the top spot as the worlds largest regional IC market for the first time. By 2010, Chinas IC

5、market is estimated to reach USD$124 billion in terms of overall consumption.China Becomes Worlds Largest IC Market第5页，共49页，2022年，5月20日，1点39分，星期二A Leading Foundry In The WorldSMIC BeijingSMIC ShanghaiSMIC TianjinTianjinBeijingShanghaiWuhanChengduShenzhenSMIC Assembly & Testing (Chengdu)SMIC BeijingW

6、uhan Xinxin* Chengdu Cension*提供微米的制程技术 第6页，共49页，2022年，5月20日，1点39分，星期二IC Industry Business UnitIDM(Integrated Device Manufacturer)Product design & sales, Fab &/or IC assemblyFab liteProduct design & Sales, Has Fab, but manufacture less than 50% productFablessProduct & sales only, no Fab & assembly ho

7、useFoundryFab onlyNo productAssembly houseIC assembly onlyNo product第7页，共49页，2022年，5月20日，1点39分，星期二一条龙的集成代工服务Dedicated Full Service ProviderDesignServicesMask Making WaferManufacturingWafer ProbingAssembly & Final TestWafer BumpingSOPPLCCTSOPQFPBGABGAFlip ChipCSP第8页，共49页，2022年，5月20日，1点39分，星期二第9页，共49页

8、，2022年，5月20日，1点39分，星期二2008-IC 技术现状Integration of 108 1010 transistors in a chip.Clock frequency of more than 3GHz.Cutoff frequency of 350 GHz for SiGe bipolar.Mass production 90nmAdvanced manufacturing 65nmManufacturing development 45nmProcess and device R&D 32nm.Smallest transistor realized-5nmMOSF

9、ET第10页，共49页，2022年，5月20日，1点39分，星期二OutlineIntroductionIntegrated Circuit and Its ApplicationHow is IC made?第11页，共49页，2022年，5月20日，1点39分，星期二导体半导体绝缘体 半导体材料特性: 经掺杂后，可藉由电场(电压)、光、温度、压力、磁场等改变或控制其导电特性。最广为应用的集成电路芯片材料： 硅 (Silicon, Si)。纯硅导电特性差， 可藉掺杂(Doping, 将杂质加入硅片中)改变或控制其导电特性。 如何掺杂及控制杂质在硅片中分布是半导体重要制程技术之一 。半导体 S

10、emiconductor第12页，共49页，2022年，5月20日，1点39分，星期二分离式电路 Discrete Circuit第13页，共49页，2022年，5月20日，1点39分，星期二ITANIUM MICROPROCESSOR( 1.72 Billion Transistors 90nm 595 mm2)第14页，共49页，2022年，5月20日，1点39分，星期二To make wafers, polycrystalline silicon is melted. The melted silicon is used to grow silicon crystals (or ingo

11、ts) that are sliced into wafers.首先融化多晶硅，生成晶柱，然后切割成晶圆。Raw Material for Wafers第15页，共49页，2022年，5月20日，1点39分，星期二A slice of semiconductor material, processed to have specified electrical characteristics, especially before it is developed into an electronic component or integrated circuit. 晶圆上的小颗粒，经过处理后具有特

12、殊电性用途。Semiconductor Glossary 半导体术语表 Die 晶粒Assembled semiconductor electronic component.切割封装好的半导体电子元件。Chip 晶片、芯片A small, thin, circular slice of a semiconductor material, such as Silicon, on which repeated integrated circuits can be formed.半导体物质(如纯硅)小薄圆片，在上面可以形成一个个完整电路Wafer 晶圆第16页，共49页，2022年，5月20日，1点

13、39分，星期二Silicon Technology 矽(硅)技术6 吋 (15.24cm)8 吋 (20.32cm)12 吋 (30.48cm)1.78 倍 2.25 倍 (A) Production Capability (生产能力)(B) Design Capability (设计能力)元件縮小0.18 um (微米)0.13 um (微米)1 um (微米) = 百万分之一米（m)= 头发的 分之一头发的 分之一千万第17页，共49页，2022年，5月20日，1点39分，星期二芯片分类及应用Types of ICs & Applications应用领域Applications应用领域应用

14、领域Some types of ICs芯片分类DRAM动态随机存储器MPUs微处理器Computer电脑ASIC特定用途集成电路DSPs数字信号处理器Consumer消费Flash闪存存储器 EEPROMs电可擦除只读存储器Communi-cation通讯第18页，共49页，2022年，5月20日，1点39分，星期二Electronic PackageFirst level package(Single-chip module)First level package(Multi-chip module)Second level package(PCB or card)Third level p

15、ackage(Mother board)第19页，共49页，2022年，5月20日，1点39分，星期二OutlineIntroductionIntegrated Circuit and Its ApplicationHow is IC made?第20页，共49页，2022年，5月20日，1点39分，星期二Building an IC ChipTape-out (used to be a lot of informationput on tape)Like a blueprint for wafer production第21页，共49页，2022年，5月20日，1点39分，星期二Hierar

16、chy of IC ChipMultilevel MetallizationM1ContactVia 1M2Via 2M3Via 3M4IMD3ILDIMD1IMD2Backend processFrontendActiveAreaDiffusion Barrier/Adhesion PromoterPlug电晶体 (晶体管) MOSFET: Metal-Oxide-Semiconductor Field-Effect Transistor连接线第22页，共49页，2022年，5月20日，1点39分，星期二晶圆芯片制作概述Wafer Manufacturing Overview晶柱Silico

17、n Ingot芯片Wafer光罩制作/光刻离子植入切割、封装电镀(Die,晶粒)(Chip,晶芯)蚀刻Mask Making/ PhotolithographyIon ImplantationAssembly&TestingElectroplatingEtching沉积Deposition 第23页，共49页，2022年，5月20日，1点39分，星期二PHOTO (黃光) Module Process Procedures (制程步骤):(a) PR_coating (上光 阻) 光阻见白光即反应 用黄光 (b) Photo_mask & exposure (上光罩及曝光)(c) CD mea

18、surement (曝光后量测) 简称 ADI_CD(d) After Develop Inspection (曝光后检查 ) 简称 ADIPR: Photo Resist (光 阻)(化学物品)CD: Critical Dimension(重要尺寸)Mask (光罩)特殊光线曝光区光 阻光 阻光 阻(1) 大小或宽度是否OK ?(ADI_CD)(2) 光阻是否曝开 ? (ADI)第24页，共49页，2022年，5月20日，1点39分，星期二PHOTO (黄光) Module 光阻区 (PR)ADI_CDADI_CD光阻区(PR)第25页，共49页，2022年，5月20日，1点39分，星期二E

19、TCH (蚀刻) Module Process Procedures (制程步骤):(a) Dry Etching (气相蚀刻) 化学反应后成气体去除(b) WET_PR_stripping (光阻去除, 硫酸槽) (c) CD measurement (蚀刻后量測) 简称AEI_CD(d) After Etch Inspection (蚀刻后检查) 简称 AEI光 阻光 阻Etching gas(蚀刻气体)光阻去除(WET)大小或宽度是否OK ?(AEI_CD)光阻同时会被吃掉一些第26页，共49页，2022年，5月20日，1点39分，星期二Thin-Film (薄膜) Module Pro

20、cess Procedures (制程步骤):(a) Thin film deposition (薄膜沉积, 单片)(b) Thickness measurement (沉积厚度量測)(c)Film types (薄膜种类):(i) 非导体: oxide (氧化物), nitride (氮化硅)(ii) 导体: metal (金属: W, Ti, TiN, Al)Si3N4 (氮化硅)SiH4 (气) + NH3 (气) Si3N4 (固)TiCl4 (气) + NH3(气) TiN (固)厚度符合要求 ?第27页，共49页，2022年，5月20日，1点39分，星期二CMP (化学机械研磨)

21、Module Process Procedures (制程步骤):(a) Chemical Mechanical Polishing (化学机械研磨) 简称 CMP(b) 单片研磨(c) 主要目的: 表面平坦化(d) Thickness measurement (研磨后厚度量測)FilmCMP平坦化厚度符合要求 ?第28页，共49页，2022年，5月20日，1点39分，星期二Diffusion (扩散) Module Process Procedures (制程步骤):(a) Film deposition (炉管薄膜沉积, 150片)(b) Thickness measurement (沉积

22、厚度量測)(c)Film types (薄膜种类):(i) 非导体: oxide (氧化物), nitride (氮化硅)(ii) 导体: Doped-poly & WSiFilmSi (固) + O2 (气) SiO2 (固)SiH4 (气) + NH3 (气) Si3N4 (固)厚度符合要求 ?第29页，共49页，2022年，5月20日，1点39分，星期二WET (酸槽) Module Process Procedures (制程步骤):(a) Pre-clean for deposition (薄膜沉积前清洗)(b) Film removal by WET (薄膜去除)(c) PR st

23、rip (光阻去除)酸槽浸泡Surface clean(表面清洗)Film depositionFilm removal薄膜 或 扩散 制程光阻去除 或磷酸吃 Si3N4第30页，共49页，2022年，5月20日，1点39分，星期二Implant (离子植入) Module Process Procedures (制程步骤):(a) Photo Exposure (黄光曝光)(b) Ion Implantation (离子植入) 简称 IMP(c) WET_PR_stripping (光阻去除, 酸槽) Mask (光罩)特殊光线曝光区光 阻光 阻P+P+P+P+P+P+ P+植入区光阻去除后

24、 (WET)第31页，共49页，2022年，5月20日，1点39分，星期二 PHOTO (黄光) 制程 & 设备 ETCH (蚀刻) 制程 & 设备 Thin-Film (薄膜)-CVD 制程 & 设备 Thin-Film (薄膜)-PVD 制程 & 设备 CMP (化学机械研磨) 制程 & 设备 Diffusion (扩散) 制程 & 设备 WET (酸槽) 制程 & 设备 Implant (离子植入) 制程 & 设备 Integration (制程整合) Manufacture (制造部)半导体制造工程第32页，共49页，2022年，5月20日，1点39分，星期二Brief Process

25、 Flow - IsolationP-sub(Silicon wafer)SiN (Nitride)Pad oxide1.1. Wafer Start1.2. PAD Oxidation 110A (stress buffer)1.7. SiN (Nitride) Deposition 1.5KA1.8. Diffusion Lithography :1.8.1 P.R. coating1.8.2 Stepper Exposure1.8.3 DevelopmentPhoto Resistor coatingDiffusion maskStepper ExposureDiffusion P.R.

26、P-sub(Silicon wafer)SiN (Nitride)Pad oxide第33页，共49页，2022年，5月20日，1点39分，星期二Diffusion P.R.P-sub(Silicon wafer)SiN (Nitride)Pad oxideSTISTIBrief Process Flow Isolation (Cont)1.7. Trench (STI) Plasma Etching1.7.1 SiN Etching1.7.2 Silicon Etching1.8. Photo Resistor removeSEM (Scanning Electronic Microscop

27、e)第34页，共49页，2022年，5月20日，1点39分，星期二Brief Process Flow Isolation (Cont)1.7. APCVD STI refill 1.7.1 Liner Oxide Growth1.7.2 APCVD Oxide deposition1.7.3 STI Furnace 1000C Densify1.8. STI CMP (Chemical-Mechanical Polish)1.9. SiN removeDiffusion P.R.P-sub(Silicon wafer)SiN (Nitrid)Pad oxideSTISTISTI第35页，共4

28、9页，2022年，5月20日，1点39分，星期二N-WELL MaskBrief Process Flow - Well formationP.R. CoatingN-WELL P.R.Stepper Exposure2.1 N-WELL Formation :2.1.1 N-WELL PR coating2.1.2 N-WELL Lithography2.1.3 Development2.1.4 N-WELL implant2.1.5 PR stripping2.2 P-WELL Formation :2.2.1 P-WELL PR coating2.2.2 P-WELL Lithograp

29、hy2.2.3 Development2.2.4 P-WELL implant2.2.5 PR strippingP-sub(Silicon)Sac. oxideSTIPWELL N-WELLP.R. CoatingP-WELL MaskStepper ExposureN-WELL Implant1. N-WELL- 12. N-WELL- 27. P MOS - VT8. P MOS anti-punchP-WELL Implant1. P-WELL- 12. P-WELL- 27. N MOS - VT8. N MOS anti-punch第36页，共49页，2022年，5月20日，1点3

30、9分，星期二Brief Process Flow - Gate Oxide and POLYPR coatingP-sub (Silicon)NWELLPWELLGate OxideTG MaskStepper ExposureGate Oxide 2UPOLY growth3 Gate Oxide Formation :3.1 Thick Gate Oxide Growth3.2 PR coating3.3 TG Lithography3.4 Development3.5 RCA-A Wet etching3.6 PR stripping3.7 Thin Gate Oxide Growth4

31、. Poly Growth4.1 undope. POLY growth4.2 N+POLY PR coating4.3 N+POLY Lithography4.4 Development4.5 N+POLY implant and PR StripPR CoatingN+POLY MaskN+POLY PRN+POLY implantStepper ExposureTEM (Transmission Electron Microscope)第37页，共49页，2022年，5月20日，1点39分，星期二Brief Process Flow - Gate EngineeringP-subNWEL

32、LSTIPWELLPolyPR coatingPoly Mask NLDDN-LDDN-PKTN-LDDN-PKTP-LDD PR P-LDDP-PKTStepper ExposureN-LDD ImplantP-LDD implant5 Poly Gate Formation :5.1 Poly annealing5.2 PR coating5.3 POLY Lithography5.4 Development5.5 POLY Gate etching5.6 PR stripping5.7 Thin Oxide Growth6. LDD (Light Dope Drain) implant6

33、.1 N-LDD Lithography (ellipsis)6.2 NLDD / N-PKT implant6.3 P-LDD Lithography (ellipsis)6.4 PLDD / P-PKT implant第38页，共49页，2022年，5月20日，1点39分，星期二Brief Process Flow - Drain EngineeringP-subNWELLSTIPWELLPolyPR coatingPoly Mask NLDDN-LDDN-PKTN-LDDN-PKTP-LDD PR P-LDDP-PKTN+ PRN+N+P+ PRP+P+ ImplantN+ implan

34、tGate OxideUMC.Fab8B. Generic 0.25um logic Ti-Salicide ProcessPolyTiSi2SpacerSourceDrainChannel Length7 Spacer Formation :7.1 PETEOS dep.7.2 SiN dep.7.3 Spacer dry etch8. Source and Drain Formation: 8.1 N+ Lithography8.2 N+ implant8.3 PR stripping 8.4 P+ Lithography8.5 P+ implant8.6 PR stripping第39页

35、，共49页，2022年，5月20日，1点39分，星期二Brief Process Flow - ILD PassivationP-subNWELLSTIPWELLPolyPR coatingPoly Mask NLDDN-LDDN-PKTN-LDDN-PKTP-LDD PR P-LDDP-PKTN+ PRN+N+P+ PRP+SABPSGUSG9. Salicide Formation :9.1 PETEOS-500A Cap Oxide dep.9.2 SAB (Salicide-Block) Lithography (ellipsis)9.3 Ti/Co sputtering9.4 Sal

36、icidation RTP C49 annealing9.5 TiN residual Semitool wet clean9.6 Salicidation RTP C54 annealing10. ILD Passivation10.1 SiN 300A deposition(Moisture and sodium block)10.2 AP-USG deposition(Gap filling and B,P trap)10.3 TEOS-BPSG-14K deposition(re-flow and planarization)10.4 ILD CMP第40页，共49页，2022年，5月

37、20日，1点39分，星期二P-subNWELLSTIPWELLPolyPR coatingPoly Mask NLDDN-LDDN-PKTN-LDDN-PKTP-LDD PR P-LDDP-PKTN+ PRN+N+P+ PRP+SABPSGUSGPR CoatingBrief Process Flow - Contact Plug Contact Mask PR coatingContact PRMetal 1DUV Stepper Exposure11. Contact Plug Formation :11.1 Contact Lithography11.2 Contact Plasma E

38、tching11.3 PR strip11.4 Barrier layer deposition(Ti + TiN for well contact)11.5 RTP annealing11.6 Glue Layer deposition(Ti + TiN for plug adhesion)11.5 WCVD filling11.6 WCMP11.7 Metal Liner deposition(Ti + TiN for Metal adhesion)11.8 Metal Sputter第41页，共49页，2022年，5月20日，1点39分，星期二Brief Process Flow - B

39、ackend routine (Aluminum line)P-subNWELLSTIPWELLPolyPR coatingPoly Mask NLDDN-LDDN-PKTN-LDDN-PKTP-LDD PR P-LDDP-PKTN+ PRN+N+P+ PRP+SABPSGUSGPR Coating Contact Mask PR coatingContact PRMetal 1Contact plugPR CoatingMetal 1 maskMetal 1 PRMetal 1HDP-1PEOXCap Oxide PR CoatingMVIA1 maskMVIA1 PRMetal 2 Ste

40、pper ExposureStepper Exposure12. IMD deposition12.1 HDP-Oxide deposition( Gap filling)12.2 PE-Oxide Deposition( Planarization and uniformity)12.3 IMD CMP12.4 Cap PE-Oxide13. MVIA plug formation13.1 MVIA Lithography cycle13.2 MVIA Etching and PR strip13.3 Glue Layer deposition(Ti + TiN for plug adhesion)13.4 WCVD filling13.5 WCMP13.6 Metal Liner deposition(Ti + TiN for Metal adhesion)13.7 Metal Sputter第42页，共49页，2022年，5月20日，1点39分，星期二Brief Process Flow - Aluminum lineMVIA1MVIA2MVIA3MVIA4MVIA5PassivationM5-8KM6-8KM4-5KM3-5KM2-5KM1-5KUMC.Fab8B.