11级研究生嵌入系统复习题终版报告

1、2011级信号与信息办理专业研究生嵌入式硬件系统原理复习题NANDFlash与NORFlash的差别是什么？答：NOR和NAND是此刻市场上两种主要的非易失闪存技术。差别：（1）NANDFlash用于高数据密度的数据储存，廉价，功耗低，NAND的写入速度比NOR快好多；以8-32KB的块进行操作，履行一个写入/擦除的操作最多仅需要4ms；但应用NAND的困难在于flash的管理和需要特别的系统接口。2）NORFlash用于储存少许的代码，NOR的读速度比NAND稍快一些。NOR是芯片内履行，即应用程序能够直接在Flash闪存中运转，不用把代码读到系统RAM中，传输效率高；以64-128KB的块

2、操作，履行一个写入/擦除操作的时间为5s，写入和擦除速度大大影响了它的性能。杂散电容和杂散电感在一同会有什么结果？答：因为杂散电容的存在，依据ic=Cdu当有电压变化时,电路中会产生杂散电流，因为电路中杂散电感的存在，根dt据ul=Ldi当有开关电流时会产生电压的变化；所以，杂散电容和杂散电感在一同会惹起电路谐振现象，即地跳。由dt于线路的阻性，将会惹起电路的发热，落是超出器件的额定电压电路等指数，将会烧毁器件设施驱动程序在嵌入式系统中的作用是什么？答：驱动程序是指系统内核与系统硬件之间的接口。嵌入式操作系统下的设施驱动程序是内核的一部分，运转在内核模式下，即设施驱动程序为内核供给一个I/O接

3、口，用户使用这个接口实现对设施的控制，并达成用户应用程序和外面设施间的数据传输和控制。设施驱动程序用于障蔽硬件设施的特别性，使用户能够像对待文件必定操作硬件设施，这些操作由函数调用接口来达成。主要作用有：1)读/写。几乎全部设施都有数据的输入和输出。每个驱动程序都要负责本设施的读/写操作,而读/写都由驱动程序达成。操作系统定义好读/写接口,由驱动程序达成详细的功能。当驱动程序初始化时,需要将接口的读/写函数注册到操作系统。中止。中止在计算机中有特别重要的作用,操作系统一定供给响应驱动程序中止的能力。先需要把中止办理程序注册到系统中,在硬件中止发生后,操作系统调用驱动程序的办理程序。时钟。在开发

4、设施驱动程序时,好多地方会用到时钟,操作系统一定为驱动程序供给准时体制,一般是在预约的时间过了此后,回调注册的时钟函数Cortex系列单片机拥有哪些成员？各自的特色及应用领域是什么？答：（1）Cortex-M3应用领域主要为公司应用、汽车系统、家庭网络、无线技术、数据通信以及工业控制等。特色为：功耗低；内核的门数少，拥有优秀的性价比；终端延缓短；调试成本低：拥有嵌套向量中止控制器（NVIC），与处理器内核密切联合实现低延缓的中止办理；拥有可裁剪的储存器保护单元（MPU），用于对储存器进行保护。（2）Cortex-M0：主要应用领域为电子丈量、智能控制、紧凑型电源、精细模拟系统。Cortex-M

5、0办理器还适合拥有诸如智能传感器和调理器的可编程混淆信号市场。特色为：体积小、能耗特别低、门数目少、代12011级信号与信息办理专业研究生码占用空间小，使得MCU开发人员能够以8位办理器的价位，获取32位办理器的性能。超低门数还使其能够用于模拟信号设施和混淆信号设施及MCU应用中，可望显然节俭系统成本.（3）Cortex-A8:应用领域主要为多媒体和信号办理技术、高效地进行支持预编译和即时编译、运转时间编译目标技术。特色为：是有史以来ARM开发的性能最高、最具功率效率的办理器。支持大型嵌入式操作系统。需要很高的处理性能，并且需要硬件MMU实现的完好而强盛的虚构内存体制。4）Cortex-R4:

6、应用领域主要为高档轿车的组件，大型发电机控制器等。特色为：带有及时要求的高端的嵌入式系统，很好很强盛并且还要及其靠谱，对事件的反响也要及其敏感。为何应当将程序和数据区分为函数、数据种类和数据构造，并且将它们搁置在不一样的储存器块或许段中？说明以下的数据构造在储存器中怎样储存：货仓、循环行列、链表。答：这样的区分能够使办理器依据分类有效地组织地点分派，实现储存器的映照（1）货仓：货仓是一个依据LIFO规则使用的内存块。每个货仓都有自己的货仓指针，该指针老是指向栈顶。（2）循环行列：行列是一个物理地点连续的储存器块，此中的数据元素老是以FIFO的模式取回。行列有两个指针。一个称为队尾指针，另一个称

7、为队首指针，两个指针的差值是行列的目前长度。元素从队尾指针指向的地点插入(写操作)，每次增添元素后这个指针都应当增添；队首指针用来达成元素的删除(读操作)。每次删除元素后这个指针都应当增添。两个指针开始的时候都指向储存器块中的开端地点。3）链表：是一个拥有多个储存器块的数据构造，每一个元素都有一个储存器块(物理地点不连续，但逻辑地点连续)。链表拥有顶(头)指针，指向链表开始处的储存器地点。储存器中的每一个链表元素也保留了指向下一个元素的指针。最后一个元素不指向任何地方。链表用来保留储存器中不连续储存的对象。什么是Cortex中的“尾链中止”，什么是“迟到中止”，在实质工程应用中有何长处？答：尾

8、链中止：假如在异样的办理过程中有较低优先级或相同抢占优先级的异样发生，这个新发生的异样一定等候正在进行的异样办理结束才能获取响应。在这类状况下，Cortex-M3在结束前一个异样办理和开始新的异样办理过程中省略了出栈和再入栈的操作，直接读取下一个异样向量，开始新的异样办理，这个动作只要6个周期。两个或多个异样办理首尾相连，只有一次入栈和出栈操作。中止迟到：假如在入栈过程中，有另一个更高优先级的中止发生，则办理器在达成入栈后读取新的异样向量，履行新的异样的服务程序。这类优先级办理方式称为中止的迟到体制。什么条件下需要DMA操作？长处是什么？试举一个例子，并给出系统框图、操作步骤及相应的时序表示图

9、。（1）条件：当多字节数据或许一个数据块需要在两个系统之间、在CPU不干涉(除了传递的开始和结束以外)的状况下进行传递时，需要直接储存器接见(DirectMemoryAccess，DMA)。22011级信号与信息办理专业研究生（2）长处：DMA传递是在DMAC(DMA控制器)的辅助下进行的。因为DMAC只要要极少的办理器干涉，因此提升了I/O设施和系统储存器之间的数据传递效率。系统框图：操作步骤：DMA控制器向CPU提出DMA恳求，恳求信号加到CPU的HOID引脚上。CPU响应DMA恳求后，DMA控制器从CPU那获取对总线的控制权。时序表示图：微机原理447页解说三级流水线、分支展望、超标连办

10、理、分支代价、数据依靠代价的含义。答：三级流水线：指在同一周期内，在第一条指令履行的同时，第二条指令已经在译码了，第三条指令已经在取指了，这样循环来提升效率。分支展望：是一种解决办理分支指令致使流水线失败的数据办理方法，由CPU来判断程序分支的进行方向，以此来提升运算速度。32011级信号与信息办理专业研究生超标量办理：在一个时钟周期同时分派多条指令在不一样的履行单元中被履行，实现指令级的并行办理。分支代价：假如在一多级流水线中遇到一分支指令，则在流水线前边几级中履行的指令就是冗余的，当循环结束或许从历程返回后，这些指令一定从头履行，从头履行的这些指令所需的时间就是分支代价。数据依靠代价：假定

11、在一超标量操作中，有两个指令分别在来两路中进行，并且有一条指令依靠另一条指令的运算结果，这条指令一定等候另一条指令履行完才能履行，等候的时间就是数据依靠代价。CM3的内存管理与MCS-51的内存管理有何不一样？MPA单元的采纳有何意义？答：CM3的储存器与MCS-51对比，Cortex-M3规定了的储存器空间的粗线条使用分区映照，这有益于软件在各样Cortex-M3芯片间的移植。此外，Cortex-M3的储存器映照中包含两个位带（Bit-Banding）区，分别为内部SRAM和内部外设地区的最低1MB，在这两个区的32MB地点偏移量处还有对应的位又名区。位带区里每一个比特都对应别名区里的一个字

12、。读写又名区中的一个字就能够改变位带区里对应的一个比特，从而实现原子性的位操作。MPU，即内存保护单元(MemoryProtectionUnit)，MPU中一个域就是一些属性值及其对应的一片内存。这些属性包含：开端地点、长度、读写权限以及缓存等。它是CM3的一个可选器件，是一种安全保护体制，保护重点的储存地区，如SFR配置寄存器和控制寄存器等。请简述CM3的寄存器组的构造并说明各寄存器（组）的用途。答：CM3办理器内部有17个通用寄存器，此中R0R12为通用寄存器（General_PurposeRegister）.R13是堆叠的货仓指针，即在不一样的办理器工作模式下，能够接见的寄存器R13不一

13、样。R14是连结寄存器（TheLinkRegister），保留子程序返回地点。R15为程序计数器（TheprogramCounter），即PC，用于寄存下一条待履行指令的地点。在CM3办理器内部还有若干特别寄存器。此中：xPSR程序状态寄存器（ProgramStatusRegisters），即供给ALU的状态、程序运转状态、目前中止号。中止障蔽寄存器（InterruptMaskRegister）：用于寄存对各级中止恳求的障蔽信息。控制寄存器（ControlRegister）：控制寄存器用于定义特权级，及选择目前的货仓指针。CM3的办理器操作模式和特权级有哪些？各自有何用途？答：（1）CM3支持

14、两种办理器的操作模式：用户模式（handlermode）、线程模式（threadmode）：引入两个模式的本义，是用于差别一般应用程序的代码和异样服务例程的代码的代码（包含中止服务例程的代码）2）支持两级特权操作：特权级和用户级引入两级特权的本义是供给一种储存器接见体制，使得一般的用户程序不可以不测的、设置歹意的履行波及要害的操作。42011级信号与信息办理专业研究生12.CM3的异样管理与MCS-51的中止有哪些异同点（能够STM32F10X系列单片机为例）？说明CM3的采纳了哪些举措加快了异样响应速度？答：MCS-51单片机的中止系统供给了五此中止源：外面中止0、准时/计数器0中止、外面中

15、止1、准时/计数器1中断和串行口中止。中止同意或严禁由片内可进行位寻址的8位中止同意寄存器IE来控制。分为两此中止优先级：高级中止和初级中止。中止优先级由中止优先级寄存器IP来设置，但出于同一优先级的中止源只好按自然优先次序排队。CM3支持3个固定的高优先级（复位，NMI以及硬fault），256个可编程的优先级（抢占优先级和次优先级），此中包含128各抢占级。并且，CM3使用了一种称为NVIC的异样响应系统，即可嵌套的中止优先级管理，该系统支持11个内部异样源，能够实现fault管理体制；此外支持最多240个外面中止输入（IRQs）；同时还支持一个不行障蔽中止（NMI）输入。采纳举措：尾链中

16、止和晚到中止两项技术来优化中止响应。详尽描绘CM3中的中止优先级和中止抢占级。答：中止优先级：在CM3中，优先级关于异样来说会影响一个异样能否能被响应，以及何时被响应。优先级的数值越小，则优先级越高。CM3支持中止嵌套，使得高优先级异样会抢占低优先级异样。有3个系统异样：复位，NMI以及硬fault，它们有固定的优先级，并且它们的优先级号是负数，从而高于全部其余异样。全部其余异样的优先级则都是可编程的（但不可以编程为负数）。中止抢占级：CM3支持256个可编程的优先级，但只有128个抢占级。即256个优先级按位分红高低两段，分别是抢占优先级和次优先级，以便使抢占机能变得更可控。抢占优先级决定了

17、抢占行为，当系统正在响应某异样L时，假如来了抢占优先级更高的异样H，则H能够抢占L。亚优先级则挂起；当抢占优先级相同的异样有不只一个挂起时，优先响应亚优先级最高的异样。假定有多个MCU经过I2C总线连结，请详尽描绘一次I2C总线主从通信成立、总线仲裁、寻址、数据通信、停止的过程。从机地点为3位，欲传递的数据为2个字节（画出时序图）。答：（1）通信成立：在SCL线是高电平常SDA线从高电平向低电平切换这个状况表示开端条件S。（2）总线仲裁：依靠线与连结全部I2C总线接口的数据。假如两个以上主机试试发送信息到总线时，在其余主机都产生0的状况下第一产生一个1的主机将丢掉仲裁。仲裁时的时钟信号SCL线

18、的主机产生的时钟同步。（3）寻址：地点共有7位，而第8位是数据方向位（R/W），“0”表示发送（写），“1”表示恳求数据（读）。数据传输一般由主机产生的停止位P停止。（4）数据通信：当主机发送了一个地点后，系统中的每个器件都在开端条件后将7位地点与它自己的地点比较，相同则做好通信准备；至于是接收器仍是发送器都由R/W位决定。从机地点由一个固定和一个可编程的部分组成。52011级信号与信息办理专业研究生因为在一个系统中可能有若干相同器件，从机地点的可编程部分可使若干同类器件同时连结到I2C总线上。由响应和握手协议来协调数据的传输。（5）停止条件：当SCL是高电平常SDA线由低电平向高电平切换表示

19、停止条件P。（6）时序图：注意：把1-7改成1-315.给出一个1主2从的SPI总线通信系统框图，并详尽说明通信的成立过程及信号的时序，并说明SPI总线与I2C总线的异同。答：（1）系统框图：（2）通信成立过程：主片在接见某一从片刻，一定使该从片的片选信号有效；主片在SCK信号的同步下，经过SI线发出指令、地点信息；如需将数据输出，则接着写指令，由SCK同步在SI线上发出数据；如需读回数据，则接着读指令，由主片发出SCK，从片依据SCK的节拍经过SO发回数据。（3）信号时序：假如CPOL=0，串行同步时钟的安闲状态为低电平；假如CPOL=1，串行同步时钟的安闲状态为高电平。时钟相位（CPHA）

20、能够配置用于选择两种不一样的传输协议之一进行数据传输。假如CPHA=0，在串行62011级信号与信息办理专业研究生同步时钟的第一个跳变沿（上涨或降落）数据被采样；假如CPHA=1，在串行同步时钟的第二个跳变沿（上涨或下降）数据被采样。SPI主模块和与之通信的外设音时钟相位和极性应当一致。（4）SPI与I2C的比较：SPI协议没有握手体制，数据传输效率高，速率也更快，别的SPI是全双工通信，可同时发送和接收数据，所以，SPI比较适合用于需要较大量量数据传输的场合（比方MMC/SD卡的数据传输就支持SPI模式），或许无需寻址传输的场合。而I2C协议功能较丰富，但也相对复杂，多用在传输一些控制命令字

21、等存心义数据的场合。16.对嵌入式系统而言，工业现场存在哪些搅乱源，常用的抗搅乱举措有哪些？答：嵌入式系统的搅乱源一般有三个渠道:一是空间搅乱,电磁信号经过空间辐射进入系统;扰信号经过与系统相连的前、后通道及与其余系统的连结通道进入,它叠加在实用信号之上,信号产生畸变。使得数据收集偏差加大,致使控制状态失灵,致使程序运转失态;三是系统搅乱道进入系统或系统自己产生搅乱。二是过程通道搅乱,干搅乱信号传输,使有效电磁信号经过供电通抗搅乱举措主要从硬件和软件双方面进行：（1）电源搅乱及其克制：用压敏电阻克制尖峰、浪涌电压；用滤波器克制高频搅乱；设计电源电压监督电路。（2）克制空间电磁搅乱：采纳障蔽技术

22、。静电障蔽,即电场障蔽,防备电场的耦合搅乱;电磁障蔽,即利用导电性优秀的金属在电磁场内产生涡流效应,防备高频电磁场的搅乱;磁障蔽,采纳高导资料,防备低频磁通的搅乱。（3）信号传输通道抗搅乱：利用光电耦合器及滤波器对输入、输出信号采纳光电隔绝举措；采纳负载阻抗般配的举措,减小信号传输中的畸变；采纳双绞线传输减少传输线特征阻抗影响；（4）印制电路板靠谱性和抗搅乱设计：设计时应合理走线、合理接地,三总线分开走线.。（5）元器件提升靠谱性的举措和方法：选择质量好适合的微办理器、电源、储存器等元器件。17.异步总线通信还需要同步吗？请给出三种以上实现同步的技术手段。需要同步。异步传输相同需要获取同步信号

23、，实现通信的开始与结束。自同步法：是指接收方能从数据信号波形中提取同步信号的方法。自同步就是自己跟自己同步，即从接收到的信号自己提取时钟重量，与之对应的是外同步。1）曼切斯特编码和差分曼切斯特编码曼切斯特编码是一种自同步的编码方式，即时钟同步信号就隐蔽在数据波形中。在曼彻斯特编码中，每一位的中间有一跳变，位中间的跳变既作时钟信号，又作数据信号；从高到低跳变表示1，从低到高跳变表示0。还有一种是差分曼切斯特编码，每位中间的跳变仅供给时钟准时，而用每位开始时有无跳变表示0或1，有跳变成0，无跳变成1。2）IRIG编码：IRIG（interrangeinstrumentationgroup）时间编码

24、作为一种精准对时的方式第一是由美国靶场间仪器组提出来的，IRIG编码主要有“A、B、C、D、E、G、H”，此中以IRIG-B（简称B码）最为常用。鉴于GPS卫星同步时钟的IRIG-B编码，码格式的时间码是国际通用是一种时间编码，拥有对时精度高，包含信息量大的长处，宽泛应用于各样授时系统，码要求严格与秒脉冲的上涨沿同步。（3）FM0编码：FM0（Bi-PhaseSpace）编码的全称为双相间隔码编码，工作原理是在一个位窗内采纳电平72011级信号与信息办理专业研究生变化来表示逻辑。假如电平从位窗的开端处翻转，则表示逻辑“1”。假如电平除了在位窗的开端处翻转，还在位窗中间翻转则表示逻辑“0”。一个位窗的连续时间是25s。依据FM0编码的规则能够发现不论传递的数据是0仍是1，在位窗的开端处都需要发生跳变。SPI总线是嵌入式系统设计中常用的一种总线方式。现有一个可编程器件，其与CPU的通信采纳三线SPI总线通信，其时序以以下图所示。请用你所熟习的一款单片机及相应的粘合逻辑实现通信，要求给出硬件电路连线图及软件框图。第18题图节能是目前嵌入式系统设计