数字电子技术实验指导书(讲义)

1、精选优质文档-倾情为你奉上精选优质文档-倾情为你奉上专心-专注-专业专心-专注-专业精选优质文档-倾情为你奉上专心-专注-专业实验箱简介一、实验箱的组成及特点1实验箱的供电实验箱的后方设有带保险丝管（0.5A）的220V单相交流三芯电源插座（配有三芯插头电源线一根）。箱内设有一只降压变压器，供直流稳压电源。2两块大型（433 mm323mm）单面散敷铜印刷线路板，正面丝印有清晰的各部件、元器件的图形、线条和字符；反面则是装接其相应的实际元器件。该板上包含着以下各部分内容：（1）左下角装有带灯电源总开关一只。（2）高性能双列直插式圆脚集成电路插座41只（其中40P 3只，28P 2只，24P，2

2、只，20P 4只，16P 17只，14P 9只，8P 4只）。（3）900多只高可靠的自锁紧式、防转、叠插式插座。它们与集成电路插座、镀银针管座以及其它固定器件，线路等已在印制板面连接好。正面板上有黑线条连接的地方，表示内部（反面）已接好。采用高性弹性插件，这类插件，其插头与插座之间的导电接触面很大，接触电阻极其微小（接触电阻0.003,使用寿命10000次以上），而且插头之间可以叠插，从而可形成一个立体布线空间，使用起来极为方便。（4）90多根镀银长（15mm）紫铜针管插座，供实验接插小型电位器、电阻、电容等分立元件之用（它们与相应的锁紧插座已在印刷面连通）。（5）2只无译码LED数码管，其

3、中“共阴”，“共阳”各一只。八个显示段的管脚均已与相应的锁紧插座相连。（6）6位十六进制七段译码器与LED数码显示器每一位译码器均采用可编程器件GAL设计而成，具有十六进制全译码功能。显示器采用LED共阴极红色数码管（与译码器在反面已连接好），可显示四位BCD码十六进制的全译码代号：0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F。（7）4位BCD码十进制码拔码开关组每一位的显示窗指示出09中的一个十进制数字，在A、B、C、D四个输出插口处输出相对应的BCD码。每按一次“+”或“-”键，将顺序地进行加1计数或减1计数。若将某位拔码开关的输出A、B、C、D连接在“（6）”的一位译码

4、显示的输入端口A、B、C、D处，当接通+5V电源时，数码管将点亮显示出与拔码开关指示的一致的数字。（8）十六位LED发光二极管显示器及其电输入插口在连通+5V电源后，当输入口接高电平时，所对应的LED发光二极管点亮：输入口接低电平时，则熄灭。（9）十六位逻辑开关及相应的开关电平输出插口提供16只小型单刀双掷开关与之对应的开关电平输出插口，当开关向上拔（即拨向“H”）时，与之相对的输出插孔输出高电平5V：当开关向下拨（即拨向“L”）时，相对应的输出为低电平0V。（10）直流稳压电源提供15V，0.5A、5V，0.5A直流稳压电源四路，每路均有短路保护自恢复功能，其中+5V电源具有告警指示功能。有

5、相应的电源输出插口及相应的LED发光二极管指示。只要开启直流稳压电源处分开关，就有相应的直流稳压电源输出。实验板上标有“+5V”处，是指实验时须用导线将+5V的直流电源引入该处，是电源+5V的输入插口。（11）脉冲信号源提供正、负输出单次脉冲一组；输出四路BCD码基频、二分频、四分频、八分频，基频输出频率分1Hz、1KHz、20KHz三档粗调，每档附近又可进行细调；频率连续可调的计数脉冲信号源本信号源能在很宽的频率范围内（0.5Hz300KHz）调节输出频率，可用作低频计数脉冲源：在中间一段较宽的频率范围，则可用作连续可调的方波激励源。（12）五功能逻辑笔这是一支新型的逻辑笔，它是用可编程逻辑

6、器件GAL设计而成，具有显示五种功能的特点。只要开启+5V直流稳压电源开关，用锁紧线从“输入”口接出，锁紧线的另一端可视为逻辑笔的笔尖，当笔尖点在电路中的某个测试点，面板上的四个指示灯即可显示出该点的逻辑状态：是高电平（“HL”）、低电平（“LL”）、中间电平（“ML”）或高阻态（“HR”）；若该点有脉冲信号输出，则四个指示灯将同时点亮，故有五功能逻辑笔之称，亦可称为“智能型逻辑笔”。（13）多功能智能测试仪本测试仪是用单片机开发而成的智能化仪器，基主要功能如下：能高速破译集成电路芯片型号可自动列出相同的其他可代用的芯片型号可对集成电路进行动态老化和可靠性检测集成芯片测试范围为：74/54LS

7、系列，74/54HC/HCT/C系列，CMOS40XX系列，CMOS40XX系列及部分常用模拟集成电路，全部种类达548种。智能化频率测量，频率测量范围：1Hz5MHz。周期测量，周期测量范围：2微秒-5微秒，测量精度：1微秒。用作计数器，对脉冲信号进行计数。本测试仪的显示器采用七位共阴极绿色LED数码管。其使用方法为：将+5V电源接到本测试仪的电源插孔处（即按实验板上虚线所示用连接线将+5V插口与+5V电源连接起来），显示器应显示“PC”，当按“RST”键后，也显示“PC”，表示已进入了测试初始状态。在显示“PC”状态下，按一下“ENT”键，显示器将显示一闪动的“正弦曲线”（最后一个数码管显

8、示隐8字）。此时只要将集成电路夹于锁紧夹中，即能显示该芯片完整的型号，如74LS125、CD4046、CD4553等，如有相同功能的其他型号芯片，将循环显示出本芯片及其他代用芯片的型号。利用“”，使待芯片放于夹子一段时间，这段时间中，该芯片的型号显示不变，则为合格，否则为不合格，但应排除同类多型号现象。操作时应注意：对于任何功能的实现，在按“ENT”键以前，不能在锁紧夹上放任何芯片：放置芯片的规则是将芯片的缺口朝上，使芯片的第一脚与夹子的第一脚（旁边有“”标记）对齐。在显示“PC”状态下，连续按动“PCH”键，将依次显示如下功能符号：（“74LS”、“74HC”、“CD40”、“CD45”、“

9、ANG”）“F500”、“F1000”、“F5000”、“F1000”、“CCP”、“COU”，括号内的功能在本装置中未采用。A）选中“F500”后按“ENT”键，三秒钟后7位显示器全显示“0”，此时即进入频率测量状态。将被测信号以“f1”插口输入，即可以对小于350KHz的信号进行频率测量了。所测频率的最低单位为Hz。B）大于350KHz的频率测量。操作方法同上，只是用键“FCH”选“F1000”、“F5000”或“F10000”，用来分别测定1M、5M或10M以内的频率。但应注意，此时的被测信号应以“f1”插口输入，且需用锁紧线将“f1”插口与“COM”插口连接起来。所测结果的最低单位仍为

10、Hz。按“FCH”键至“CCP”，再按“EAT”键，即进入周期测量状态。测量线接线方法与小于350KHz频率测量的方法相同。显示数最低单位是微秒。（注意：此功能下，在被测信号输入以前，显示器并不会象测频率那样显示“0”：输入被测信号的频率不应大于500KHz）。连续按“FCH”键至“COU”，按“ENT”键，即乾主计数状态，此时，将脉冲信号输入“f1”插口，本测试仪即开始对脉冲信号进行计数。再按“ENT”键，测试仪将对脉冲信号进行第二次计数。（14）本实验箱还有ispLSI（1016或2032）44脚芯片插座（包括资源全开放式实验电路及下载线插座等）。（15）实验板上还设有声响信号指示一路，设

11、有实验用的蜂鸣器（BUZZ）一只，继电器一只，碳膜电位器五只（1K、10K、47K、100K、1M各一只）按键盘2只，并附有充足的实验连接导线一套。（16）在本实验板上还装有一块16655mm的面包板，以保留传统面包板的优点。二、使用注意事项1使用前应先检查各电源及实验板上所有功能块的输出与显示是否正常。如一切均属正常，方可进入实验。2接线前务必熟悉实验板上各元器件的功能、参数及其接线位置，特别要熟知各集成块插脚引线的排列方式及接线位置。3实验接线前必须先断开总电源与各分电源开关，严禁带电接线。4接线完毕，检查无误后，再插入相应的集成电路芯片才可通电，也只有在断电后方可插拔集成芯片。严禁带电插

12、拔集成芯片。5实验始终，实验板上要保持整洁，不可随意放置杂物，特别是导电的工具和多余的导线等，以免发生短路等故障。6实验中需了解集成电路芯片的引脚功能及其排列方式时，可查阅实验指导书的附录部分。实验一TTL集成逻辑门的逻辑功能与参数测试一、实验目的1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法2、掌握TTL器件的使用规则 3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法二、实验原理本实验采用双四输入与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图1(a)、(b)、(c)所示。(b) （a） (c) 图1 74L

13、S20逻辑框图、逻辑符号及引脚排列 1、与非门的逻辑功能与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。）其逻辑表达式为 Y 2、TTL与非门的主要参数 (1) 输出低电平VOL：输出低电平是指与非门的所有输入端都接高电平时的输出电平值。测试电路如图2（a）所示。（2）输出高电平VOH：输出高电平是指与非门有一个以上输入端接低电平时的输出电平值。测试电路如图2（b）所示。+5VVOL+5VVOH（a）（b）图2 VOH、VOL测试电路图(3)低电平输出电源电流ICCL和高电平输出电源电

14、流ICCH 与非门处于不同的工作状态，电源提供的电流是不同的。ICCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。ICCH是指输出端空截，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。通常ICCLICCH，它们的大小标志着器件静态功耗的大小。 器件的最大功耗为PCCLVCCICCL。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。ICCL和ICCH测试电路如图3(a)、(b)所示。注意：TTL电路对电源电压要求较严，电源电压VCC只允许在5V10的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。 (a) (b) (c)

15、(d) 图3 TTL与非门静态参数测试电路图 (4)低电平输入电流IiL和高电平输入电流IiH。IiL是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。在多级门电路中，IiL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望IiL小些。IiH是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电流值。在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其大小关系到前级门的拉电流负载能力，希望IiH小些。由于IiH较小，难以测量，一般免于测试。 IiL与IiH的测

16、试电路如图3(c)、(d)所示。 (5)扇出系数NO扇出系数NO是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数NOL和高电平扇出系数NOH。通常IiHIiL，则NOHNOL，故常以NOL作为门的扇出系数。NOL的测试电路如图4所示，门的输入端全部悬空，输出端接灌电流负载RL，调节RL使IOL增大，VOL随之增高，当VOL达到VOLm（手册中规定低电平规范值0.4V）时的IOL就是允许灌入的最大负载电流，则 通常NOL8 (6)电压传输特性门的输出电压vO随输入电压vi而变化的曲线v

17、of(vi) 称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平 VOH、输出低电平VOL、关门电平VOff、开门电平VON、阈值电平VT 及抗干扰容限VNL、VNH等值。测试电路如图5所示，采用逐点测试法，即调节RW，逐点测得Vi及VO，然后绘成曲线。 图4 扇出系数测试电路 图5 传输特性测试电路 (7)平均传输延迟时间tpdtpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Vm至输入波形对应边沿0.5Vm点的时间间隔，如图6所示。 (a) 传输延迟特性 (b) tpd的测试电路 图6图6(a)中的tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟时间

18、为 tpd的测试电路如图6(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。 其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”。电路中其它各点电平也跟随变化。说明使A点发生一个周期的振荡，必须经过6 级门的延迟时间。因此平均传输延迟时间为 TTL电路的tpd一般在10nS40nS之间。74LS20主要电参数规范如表1所示表1 参数名称和符号规范值单位测 试 条

19、件直流参数导通电源电流ICCL14mAVCC5V，输入端悬空，输出端空载截止电源电流ICCH7mAVCC5V，输入端接地，输出端空载低电平输入电流IiL1.4mAVCC5V，被测输入端接地，其他输入端悬空，输出端空载高电平输入电流IiH50AVCC5V，被测输入端Vin2.4V，其他输入端接地，输出端空载。1mAVCC5V，被测输入端Vin5V，其他输入端接地，输出端空载。输出高电平VOH2.4VVCC5V，被测输入端Vin0.8V，其他输入端悬空，IOH400A。输出低电平VOL0.4VVCC5V，输入端Vin2.0V，IOL12.8mA。扇出系数NO8交流参数平均传输延迟时间tpd20ns

20、VCC5V，被测输入端输入信号：Vin3.0V，f2MHz。三、实验设备与器件 1、+5V直流电源 2、逻辑电平开关 3、逻辑电平显示器 4、直流数字电压表 5、直流毫安表 6、直流微安表7、74LS202、1K、10K电位器，200电阻器(0.5W)四、实验内容在合适的位置选取一个14P插座，按定位标记插好74LS20集成块。1、74LS20主要参数的测试 (1)分别按图2、3、4、6(b)接线并进行测试，将测试结果记入表2中。表2VOH(V)VOL(V)ICCL(mA)ICCH(mA)IiL(mA)IOL(mA)tpd = T/6(ns)(2)接图5接线，调节电位器RW，使vi从OV向高电

21、平变化，逐点测量vi和vO的对应值，记入表3中。 表3Vi(V)0 0.20.40.60.81.01.52.02.53.03.54.0VO(V)验证TTL集成与非门74LS20的逻辑功能通过测试与非门输出电压进行验证。按图7接线，与非门的四个输入端接逻辑开关输出插口，以提供“0”与“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。用万用表测量与非门的输出端电压。按表4的五种情况逐个验证集成块中两个与非门的逻辑功能。将所测电压填入表4右端。74LS20有4个输入端，有16个最小项，在实际测试时，只要通过对输入1111、0111、1011、1101、1110五项进行检测就可判断其逻辑功能

22、是否正常。 表4输入输 出AnBnCnDnY1（V）Y2（V）11110111101111011110接逻辑开关+5V图7 测电压验证与非门逻辑功能逻辑图(2) 通过观察与非门输入输出电压波形进行验证。+5V&ViVo&+5VViVo(a) （b) 图8 测波形验证与非门逻辑功能图 分别按图8(a)、(b)接线，将其中一个输入端接信号发生器TTL方波（频率为1kHz），用示波器观察两种电路的输入输出波形，记录于图9(a)、(b)。VottViVottVi (a) (b) 图9 波形图五、实验报告1.实验所测数据要填入相应表格,所画波形要标出幅值和周期，并标出单位。 2、画出实测的电压传输特性曲

23、线，并从中读出各有关参数值。3、记录、整理实验结果，并对结果进行分析。4、实验总结及体会。六、集成电路芯片简介数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1所示。识别方法是：正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，依次排列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端VCC一般排在左上端，接地端GND一般排在右下端。如74LS20为14脚芯片，14脚为VCC，7脚为GND。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。七、TTL集成电路使用规则1、接插集成块时，要认清定

24、位标记，不得插反。2、电源电压使用范围为4.5V5.5V之间，实验中要求使用Vcc5V。电源极性绝对不允许接错。3、闲置输入端处理方法 (1) 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。 (2) 直接接电源电压VCC（也可以串入一只110K的固定电阻）或接至某一固定电压(2.4V4.5V)的电源上， 或与输入端为接地的多余与非门的输出端相接。 (3) 若前级驱动能力允许，可以与使用的输入

25、端并联。4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R680时，输入端相当于逻辑“0”；当R4.7 K时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。 6、输出端不允许直接接地或直接接5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc，一般取R35.1 K。实验二CMOS集成逻辑门的逻辑功能与参数测试一、实验目的 1、掌握CMOS集成门电路的逻辑功能和器件的使用规则 2、学会CMOS集成门电

26、路主要参数的测试方法 二、实验原理CMOS集成电路是将N沟道MOS晶体管和P沟道 MOS晶体管同时用于一个集成电路中，成为组合二种沟道MOS管性能的更优良的集成电路。CMOS集成电路的主要优点是： (1)功耗低，其静态工作电流在109A数量级，是目前所有数字集成电路中最低的，而TTL器件的功耗则大得多。(2)高输入阻抗，通常大于1010，远高于TTL器件的输入阻抗。(3)接近理想的传输特性，输出高电平可达电源电压的 99.9以上，低电平可达电源电压的0.1以下，因此输出逻辑电平的摆幅很大，噪声容限很高。(4)电源电压范围广，可在3V18V范围内正常运行。(5)由于有很高的输入阻抗，要求驱动电流

27、很小，约0.1A，输出电流在5V电源下约为 500A，远小于TTL电路，如以此电流来驱动同类门电路，其扇出系数将非常大。在一般低频率时，无需考虑扇出系数，但在高频时，后级门的输入电容将成为主要负载，使其扇出能力下降，所以在较高频率工作时，CMOS电路的扇出系数一般取1020。 2、CMOS门电路逻辑功能尽管CMOS与TTL电路内部结构不同，但它们的逻辑功能完全一样。本实验将测定与门CC4081，或门CC4071，与非门CC4011，或非门CC4001的逻辑功能。各集成块的逻辑功能与真值表参阅教材及有关资料。 3、CMOS与非门的主要参数CMOS与非门主要参数的定义及测试方法与TTL电路相仿，从

28、略。 4、CMOS电路的使用规则 由于CMOS电路有很高的输入阻抗，这给使用者带来一定的麻烦，即外来的干扰信号很容易在一些悬空的输入端上感应出很高的电压，以至损坏器件。CMOS电路的使用规则如下： (1) VDD接电源正极，VSS接电源负极（通常接地），不得接反。CC4000系列的电源允许电压在318V范围内选择，实验中一般要求使用515V。 (2) 所有输入端一律不准悬空 闲置输入端的处理方法： a) 按照逻辑要求，直接接VDD（与非门）或VSS（或非门）。 b) 在工作频率不高的电路中，允许输入端并联使用。 (3) 输出端不允许直接与VDD或VSS连接，否则将导致器件损坏。 (4) 在装接

29、电路，改变电路连接或插、拔电路时，均应切断电源，严禁带电操作。 (5) 焊接、测试和储存时的注意事项： a、电路应存放在导电的容器内，有良好的静电屏蔽；b、焊接时必须切断电源，电烙铁外壳必须良好接地，或拔下烙铁，靠其余热焊接； c、所有的测试仪器必须良好接地； 三、实验设备与器件 1、+5V直流电源 2、双踪示波器 3、连续脉冲源 4、逻辑电平开关 5、逻辑电平显示器 6、直流数字电压表 7、直流毫安表 8、直流微安表9、CC4011、CC4001、CC4071、CC4081、电位器 100K、电阻 1K 四、实验内容CMOS与非门CC4011参数测试（方法与TTL电路相同） (1)测试CC4

30、011一个门的ICCL，ICCH，IiL，IiH (2)测试CC4011一个门的传输特性（一输入端作信号输入，另一输入端接逻辑高电平） 2、验证CMOS各门电路的逻辑功能，判断其好坏。 验证与非门CC4011、与门CC4081、或门CC4071及或非门CC4001逻辑功能，其引脚见附录。以CC4011为例：测试时，选好某一个14P插座，插入被测器件，其输入端A、B 接逻辑开关的输出插口，其输出端Y接至逻辑电平显示器输入插口，拨动逻辑电平开关，逐个测试各门的逻辑功能，并记入表1中。输 入 输 出ABY1Y2Y3Y400011011 表1 图1 与非门逻辑功能测试 3、观察与非门、与门、或非门对脉

31、冲的控制作用。 选用与非门按图2(a)、(b)接线，将一个输入端接连续脉冲源（频率为20KHz），用示波器观察两种电路的输出波形，记录之。然后测定“与门”和“或非门”对连续脉冲的控制作用。 (a) (b)图2 与非门对脉冲的控制作用 五、预习要求 1、复习CMOS门电路的工作原理 2、熟悉实验用各集成门引脚功能 3、画出各实验内容的测试电路与数据记录表格 4、画好实验用各门电路的真值表表格 5、各CMOS门电路闲置输入端如何处理？ 六、实验报告 1、整理实验结果，用坐标纸画出传输特性曲线。2、根据实验结果，写出各门电路的逻辑表达式，并判断被测电路的功能好坏。实验三 组合逻辑电路的设计与测试 一

32、、实验目的 掌握组合逻辑电路的设计与测试方法 二、实验原理使用中、小规模集成电路来设计组合电路是最常见的逻辑电路。设计组合电路的一般步骤如图1所示。图1 组合逻辑电路设计流程图 根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式。并按实际选用逻辑门的类型修改逻辑表达式。 根据简化后的逻辑表达式，画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。 2、 组合逻辑电路设计举例 用“与非”门设计一个表决电路。当四个输入端中有三个或四个为“1”时，输出端才为“1”。设计步骤：根据题意列出真值表如表1所示，再填入卡诺图表2中。 表1 D

33、0000000011111111A0000111100001111B0011001100110011C0101010101010101Z0000000100010111 表2 DABC0001111000 01111111101 由卡诺图得出逻辑表达式，并演化成“与非”的形式 ZABCBCDACDABD根据逻辑表达式画出用“与非门”构成的逻辑电路如图2所示。图2 表决电路逻辑图用实验验证逻辑功能在实验装置适当位置选定三个14P插座，按照集成块定位标记插好集成块CC4012。按图2接线，输入端A、B、C、D接至逻辑开关输出插口，输出端Z接逻辑电平显示输入插口，按真值表（自拟）要求，逐次改变输入变

34、量，测量相应的输出值，验证逻辑功能，与表1进行比较，验证所设计的逻辑电路是否符合要求。 三、实验设备与器件 1、 5V直流电源 2、 逻辑电平开关 3、 逻辑电平显示器 4、 直流数字电压表 CC40112（74LS00） CC40123（74LS20） CC40301（74LS86）CC40811（74LS08） 74LS101(CC4023) CC40011 (74LS02) 四、实验内容 1、设计一个路灯控制电路。要求在4个不同的地方都能独立控制路灯的亮和灭。当一个开关动作后灯亮，则另一个开关动作后灯灭。要求用异或门实现。 要求按本文所述的设计步骤进行，直到测试电路逻辑功能符合设计要求为

35、止。2、设计一个对两个1位无符号的二进制数进行比较的电路；根据第一个数是否大于、等于、小于第二个数，使相应的三个输出端中的一个输出为“1”，要求用与非门实现。3试用与非门设计一个监测信号灯工作状态的逻辑电路。其条件是，信号灯由红（用R表示）、黄（用Y表示）、緑（用G表示）三种颜色灯组成，正常工作时只能是红、緑或黄加上緑当中的一种灯亮。而当出现其它五种灯亮状态时，电路发生故障，要求逻辑电路发出故障信号（故障信号由灯亮表示）。 五、实验预习要求根据实验任务要求列出真值表。由真值表列出逻辑表达式并化简。由给定的逻辑门实现电路，画出逻辑图，并在图上标出芯片的引脚号。六、实验报告1按照组合逻辑电路的设计

36、步骤，在实验报告中依次列出真值表，逻辑表达式并化成简式，然后画出由给定逻辑门实现的逻辑电路图。 2、对所设计的电路进行实验测试，记录测试结果。3、实验总结及体会。实验四 译码器及其应用一、实验目的1、掌握中规模集成译码器的逻辑功能和使用方法2、熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。译码器可分为通用译码器和显示译码器两大类。前者又分为变

37、量译码器和代码变换译码器。1、变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线4线、3线8线和4线16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。 以3线8线译码器74LS138为例进行分析，图1(a)、(b)分别为其逻辑图及引脚排列。其中 A2 、A1 、A0 为地址输入端，为译码输出端，S1、为使能端。表1为74LS138功能表当S11，0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当S10， X时，或 S1X，1时，译码器被禁止，所有输出

38、同时为1。 (a) (b)图1 38线译码器74LS138逻辑图及引脚排列 表1输 入输 出S1+A2A1A010000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110011111111111111111 二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图2所示。若在S1输入端输入数据信息，0，地址码所对应的输出是S1数据信息的反码；若从端输入数据信息，令S11、

39、0，地址码所对应的输出就是端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。根据输入地址的不同组合译出唯一地址，故可用作地址译码器。接成多路分配器，可将一个信号源的数据信息传输到不同的地点。二进制译码器还能方便地实现逻辑函数，如图3所示，实现的逻辑函数是 ZABC 图2 作数据分配器 图3 实现逻辑函数利用使能端能方便地将两个 3/8译码器组合成一个4/16译码器，如图4所示。 2、数码显示译码器 a、七段发光二极管(LED)数码管 LED数码管是目前最常用的数字显示器，图5(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。一个LED数码管可

40、用来显示一位09十进制数和一个小数点。小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、 图4 用两片74LS138组合成4/16译码器绿、黄、橙色）的颜色不同略有差别，通常约为22.5V，每个发光二极管的点亮电流在510mA。LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。 (a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）图5 (c) LED数码管符号及引脚功能 b、BCD码七段译码驱动器 此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）

41、等，本实验系采用CC4511 BCD码锁存七段译码驱动器。驱动共阴极LED数码管。图6为CC4511引脚排列 其中 图6 CC4511引脚排列 A、B、C、D BCD码输入端 a、b、c、d、e、f、g 译码输出端，输出“1”有效，用来驱动共阴极LED数码管。 测试输入端，“0”时，译码输出全为“1” 消隐输入端，“0”时，译码输出全为“0” LE 锁定端，LE“1”时译码器处于锁定（保持）状态，译码输出保持在LE0时的数值，LE0为正常译码。表2为CC4511功能表。CC4511内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时，

42、输出全为“0”，数码管熄灭。 表2输 入输 出LEDCBAabcdefg显示字形01111111010000000消隐0110000111111001100010110000011001011011010110011111100101101000110011011010110110110110110001111101101111110000011100011111110111001111001101110100000000消隐01110110000000消隐01111000000000消隐01111010000000消隐01111100000000消隐01111110000000消隐111锁

43、存锁存图7 CC4511驱动一位LED数码管3编码器将具有特定意义的信息编成相应二进制代码的功能电路，称为编码器。编码级别有高低之分的编码器则称为优先编码器。如74LS148为8线-3线优先编码器，其功能表如表3所示。对其逻辑功能说明如下。Y2、Y1、Y0为数码输出端，输出为8421BCD码的反码。IN0-IN7为编码信号输入端，输入低电平0有效，表示有编码请求。在IN0-IN7中，IN7的优先级别最高，IN6次之，其余依次类推。IN0的优先级别最低。也就是说，IN7=0时，其余输入编码信号不论是0还是1都不起作用，电路只对IN7进行编码，输出Y2 Y1 Y0=000，为反码。其原码为111，

44、其余类推。 表3 输 入 输 出STIN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7 Y2 Y1 Y0YEX YsHLLLLLLLLL H H H H H H H H L L H L H H L H H H L H H H H L H H H H H L H H H H H HL H H H H H H H H H H H H H L L L L L H L H L L H H H L L H L HH H L H H H H HH LL HL HL HL HL HL HL HL H 三、实验设备与器件 1、5V直流电源 2、双踪示波器 3、连续脉冲源 4、逻辑电平开关 5、逻辑

45、电平显示器 6、拨码开关组 8、译码显示器9、 74LS1382 CC45111 74LS201 74LS1481 74LS041四、实验内容 1显示译码器逻辑功能的验证将CC4511的数据输入端A、B、C、D及LE、接实验装置上的逻辑开关输出插口，输出ag接实验箱左上脚共阴极数码管的对应端，按功能表2的要求拨动逻辑开关，观测输入的四位二进制数与数码管显示的对应数字是否一致，即译码显示是否正常。 2、74LS138译码器逻辑功能测试 将译码器使能端S1、及地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个输出端依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表1逐项测试74L

46、S138的逻辑功能。 3、用74LS138构成时序脉冲分配器 参照实验原理说明，时钟脉冲CP频率约为10KHz，要求分配器输出端的信号与CP输入信号同相。 画出分配器的实验电路，用示波器观察在地址端A2、A1、A0分别取000111 8种不同状态时端的输出波形，注意输出波形与CP输入波形之间的相位关系。4. 用两片74LS138组合成一个4线16线译码器，并进行实验。5. 三个工厂由甲、乙两个变电站供电，如一个工厂用电，则由甲站供电；如两个工厂用电，则由乙站供电；如三个工厂同时用电，则由甲、乙两个站供电。试用74LS138和与非门设计一个供电控制电路。6.按图8接线，将74LS148的IN0-

47、IN7分别接至数据开关，验证编码、译码、显示电路的逻辑功能。记录实验结果。 10 16 9111213 71 2 74LS1483 6 4 8 51117 3 4 16 13 12 1 11 10 CC4511 92 156 14 5 8 +5VabcdefgY0Y1Y2A1A2A0IN0IN1IN7IN6+5VIN2IN4IN5IN3 图8 编码、译码、显示电路五、实验预习要求 1、复习有关译码器和分配器的原理。 2、根据实验任务，画出所需的实验线路及记录表格。 六、实验报告 1写出设计全过程，即列出真值表，逻辑表达式并化成简式，然后画出实现的逻辑电路图。 2、把观察到的波形画在坐标纸上，并

48、标上对应的地址码。对实验结果进行分析、讨论。实验五 数据选择器及其应用 一、实验目的 1、掌握中规模集成数据选择器的逻辑功能及使用方法 2、学习用数据选择器构成组合逻辑电路的方法 二、实验原理数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下，从几个输入数据中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个多掷开关，如图1所示，图中有四路数据D0D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。 数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。数据选择器的电路结构一般由与或门阵列

49、组成，也有用传输门开关和门电路混合而成的。 1、八选一数据选择器74LS151 74LS151为互补输出的8选1数据选择器，引脚排列如图2，功能如表1。 选择控制端（地址端）为A2A0，按二进制译码，从8个输入数据D0D7中，选择一个需要的数据送到输出端Q。为使能端，低电平有效。图1 4选1数据选择器示意图 图 2 74LS151引脚排列 表1 输 入输 出A2A1A0Q1010000D00001D10010D20011D30100D40101D50110D60111D7 使能端1时，不论A2A0状态如何，均无输出（Q0，1），多路开关被禁止。使能端0时，多路开关正常工作，根据地址码A2、A1

50、、A0的状态选择D0D7中某一个通道的数据输送到输出端Q。 如：A2A1A0000，则选择D0数据到输出端，即QD0。 如：A2A1A0001，则选择D1数据到输出端,即QD1，其余类推。 2、双四选一数据选择器 74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图3，功能如表2。 表2 输 入输 出A1A0Q10000D0001D1010D2011D3 图3 74LS153引脚功能、为两个独立的使能端；A1、A0为公用的地址输入端；1D01D3和2D02D3分别为两个4选1数据选择器的数据输入端；Q1、Q2为两个输出端。 1）当使能端（）1时，多路开关

51、被禁止，无输出，Q0。 2）当使能端（）0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0D3送到输出端Q。 如：A1A000 则选择DO数据到输出端，即QD0。 A1A001 则选择D1数据到输出端，即QD1，其余类推。 数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。 3、数据选择器的应用实现逻辑函数 例1：用8选1数据选择器74LS151实现函数 采用8选1数据选择器74LS151可实现任意三输入变量的组合逻辑函数。 作出函数F的功能表，如表3所示，将函数F功能表与8选1数据选择器的功能表相比较，可知（1）将输入变量C、B、A作为8选

52、1数据选择器的地址码A2、A1、A0。（2）使8选1数据选择器的各数据输入D0D7分别与函数F的输出值一一相对应。 表3输 入输 出CBAF00000011010101111001101111011110即：A2A1A0CBA， D0D70 D1D2D3D4D5D61,则8选1数据选择器的输出Q便实现了函数接线图如图4所示。图4 用8选1数据选择器实现 显然，采用具有n个地址端的数据选择实现n变量的逻辑函数时, 应将函数的输入变量加到数据选择器的地址端(A),选择器的数据输入端（D）按次序以函数F输出值来赋值。例2：用8选1数据选择器74LS151实现函数 （1）列出函数F的功能表如表4所示。

53、（2）将A、B加到地址端A1、A0，而A2接地，由表4可见，将D1、D2接“1”及D0、D3接地，其余数据输入端D4D7都接地,则8选1数据选择器的输出Q便实现了函数 接线图如图5所示。表4 BAF000011101110 图5 8选1数据选择器实现 的接线图 显然，当函数输入变量数小于数据选择器的地址端（A）时，应将不用的地址端及不用的数据输入端（D）都接地。例3：用4选1数据选择器74LS153实现函数 函数F的功能如表5所示表6输 入输出中 选数据端ABCF000100D00010101D1C100101D2C110111D31输 入输出ABCF000000100100011110001

54、01111011111表5 函数F有三个输入变量A、B、C，而数据选择器有两个地址端A1、A0，少于函数输入变量个数，在设计时可任选A接A1，B接A0。将函数功能表改成表6形式，可见当将输入变量A、B、C中A、B接选择器的地址端A1、A0，由表6不难看出：D00， D1D2C， D31则4选1数据选择器的输出便实现了函数 接线图如图6所示。 图6 用4选1数据选择器 实现 当函数输入变量大于数据选择器地址端（A）时，可能随着选用函数输入变量作地址的方案不同，而使其设计结果不同，需对几种方案比较，以获得最佳方案。 三、实验设备与器件 1、5V直流电源 2、逻辑电平开关 3、逻辑电平显示器 4、7

55、4LS151（或CC4512），74LS153（或CC4539） 四、实验内容 1、测试数据选择器74LS151的逻辑功能接图7接线，地址端A2、A1、A0、数据端D0D7、使能端接逻辑开关，输出端Q接逻辑电平显示器，按74LS151功能表逐项进行测试，记录测试结果。图7 74LS151逻辑功能测试 2、测试74LS153的逻辑功能测试方法及步骤同上，记录之。 3、用8选1数据选择器74LS151设计三输入多数表决电路 4、用双4选1数据选择器74LS153实现全加器 5试用8选1数据选择器实现逻辑函数Y=ABC 五、预习内容复习数据选择器的工作原理；用数据选择器对实验内容中各函数式进行预设计

56、；六、实验报告1写出设计全过程、即列出真值表，逻辑表达式并化成简式，然后画出实现的逻辑电路图。2通过实验进行逻辑功能测试。3总结实验收获、体会。 实验六 触发器及其应用一、实验目的1、掌握基本RS、JK、D和T触发器的逻辑功能 2、掌握集成触发器的逻辑功能及使用方法3、熟悉触发器之间相互转换的方法二、实验原理触发器具有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存贮器件，是构成各种时序电路的最基本逻辑单元。 1、基本RS触发器图1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接

57、触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称为置“1”端，因为0（1）时触发器被置“1”；为置“0”端，因为0（1）时触发器被置“0”，当1时状态保持；0时，触发器状态不定，应避免此种情况发生，表1为基本RS触发器的功能表。基本RS触发器。也可以用两个“或非门”组成，此时为高电平触发有效。 表1 输 入输 出Qn+1n+10110100111Qnn00 2、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。如74LS112为双JK触发器，是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图2所示。 JK触发器的状态方程为

58、 Qn+1 JnQn J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。Q与 为两个互补输出端。通常把 Q0、1的状态定为触发器“0”状态；而把Q1，0定为“1”状态。图2 74LS112双JK触发器引脚排列及逻辑符号下降沿触发JK触发器的功能如表2 表2输 入输 出DDCPJKQn+1n+101101001001100Qnn1110101101011111nQn11Qnn注： 任意态 高到低电平跳变 低到高电平跳变Qn（n ） 现态 Qn+1（n+1 ） 次态 不定态 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 3、D触发器 在输入信号为

59、单端的情况下，D触发器用起来最为方便，其状态方程为Qn+1Dn，其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广，可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。图3 为双D触发器 74LS74的引脚排列及逻辑符号。功能如表3。图3 74LS74引脚排列及逻辑符号在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、k两端连在一起，并

60、认它为T端，就得到所需的T触发器。如图4(a)所示，其状态方程为： Qn+1 Tn Qn T触发器的功能如表4。 表3 表4 输 入输 出DDCPDQn1n10110100100111101100111Qnn输 入输出DDCPTQn1011100110Qn111n 4、触发器之间的相互转换 (a) T触发器 (b) T触发器图4 JK触发器转换为T、T触发器 由功能表可见，当T0时，时钟脉冲作用后，其状态保持不变；当T1时，时钟脉冲作用后，触发器状态翻转。所以，若将T触发器的T端置“1”，如图4(b)所示，即得T触发器。在T触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为反