电子技术综合设计实验

1、电子技术综合实验Multisim 实验实验一 NI multisim 10仿真软件的基本操作一、实验目的和要求掌握NI multisim 10系统，NI multisim 10的主窗口、菜单栏、工具栏、元器件库、仪器 仪表库的基本界面；NI Multisim 10的文件(File)、编辑(Edit)、创建子电路等基本操作； 元器件的操作、电路图选项的设置、导线的操作、输入/输出端等电路创建的基础；数字多 用表、示波器、函数信号发生器、电压表、电流表等仪器仪表的基本操作；NI Multisim 10 的电路分析菜单和分析方法。二、实践内容或原理重点掌握NI Multisim 10仿真软件的基本操

2、作方法，重点是NI Multisim 10的菜单、工 具栏、元器件库、仪器仪表库、电路创建的操作方法。主要包含有：NI multisim 10的基本界面、主窗口、菜单栏、工具栏NI multisim 10的元器件库NI multisim 10的仪器仪表库NI multisim 10的基本操作文件(File)基本操作编辑(Edit)的基本操作创建子电路(Place New Subcircuit)在电路工作区内输入文字(PlaceText)输入注释(PlaceComment)编辑图纸标题栏(PlaceTitle Block)电路创建的基础元器件的操作电路图选项的设置导线的操作e. 输入/输出端仪器

3、仪表的使用仪器仪表的基本操作数字多用表(Multimeter)函数信号发生器(Function Generator)瓦特表(Wattmeter)示波器(Oscilloscope)波特图仪(Bode Plotter)字信号发生器(Word Generator)逻辑分析仪(Logic Analyzer)逻辑转换仪(Logic Converter)失真分析仪(Distortion Analyzer)频谱分析仪(Spectrum Analyzer)网络分析仪(Network Analyzer)电流/电压(I/V)分析仪测量探针和电流探针电压表电流表7. NI multisim 10的分析菜单三、需用的

4、仪器、试剂或材料等计算机NI Multisim电子电路计算机仿真软件教材基于NI Multisim的电子电路计算机仿真设计与分析黄智伟主编，电子工业 出版社，2011四、实践步骤或环节NI multisim 10的基本界面、主窗口、菜单栏、工具栏的介绍和操作NI multisim 10的元器件库的介绍和操作NI multisim 10的仪器仪表库介绍和操作NI multisim 10的文件、编辑、子电路创建等基本操作元器件的操作、电路图选项的设置、导线的操作等电路创建的基础操作数字多用表、函数信号发生器、示波器等仪器仪表的使用NI multisim 10的分析菜单的介绍和操作五、思考Multi

5、sim软件具有哪些优势？什么时候需要放置节点？手动连线和自动连线有什么区别？要得到电路的幅频特性和相频特性，有几种方法可以实现?如何分析电路的静态工作点？实验二晶体管放大器电路实验一、实验目的和要求掌握单管放大器电路基本原理、静态工作点的分析、动态分析。掌握负反馈放大器电路工作原理，负反馈对失真的改善作用，负反馈对频带的展宽。二、实践内容或原理单管放大器电路基本原理图2.1.1为电阻分压式工作点稳定的单管放大器电路图，偏置电路采用Ab11和Rb12组 成的分压电路，并在发射极中接有电阻RE，以稳定放大器的静态工作点。当在放大器的输 入端加入输入信号u.后，在放大器的输出端便可得到一个与u.相位

6、相反，幅值被放大了的 输出信号。，从而实现了电压放大。在图2.1.1电路中，当流过偏置电阻Rb11和Rb12的电流远大于晶体管的基极电流IB时 (一般510倍)，静态工作点可用下式估算R U =球VCCB RB11 + RB12UB - UBE “ERCE电压放大倍数C (RC + RE )电压放大倍数输入电阻式中，rbe为三极管基极与发射极之间的电阻。输出电阻R。气XBP1D4100kfiKey=ARB12XBP1D4100kfiKey=ARB1220kQ图2.1.1电阻分压式工作点稳定放大电路负反馈放大器电路工作原理图2.2.1为带有负反馈的两级阻容耦合放大电路，在电路中通过RF(RF)把

7、输出电压uo 引回到输入端，加在晶体管VT1(VT1)的发射极上，在发射极电阻Rf1(RF1)上形成反馈电压 。根据反馈的判断法可知，它属于电压串联负反馈。闭环电压放大倍数AA =-uuf 1 + A F其中，A UA = ouUi式中，A为基本放大器(无反馈)的电压放大倍数，即开环电压放大倍数; u1+AuFu为反馈深度，它的大小决定了负反馈对放大器性能改善的程度。反馈系数RF1Rf + RF1RB11反馈系数RF1Rf + RF1RB11RBZakuhrn hJkO irn 5%C：F10uF图2.2.1带有电压串联负反馈的两级阻容耦合放大器14.14mV_rms1000Hz -.tikU

8、hrn 5%.tikUhrn 5%式中，牌为基本放大器的输入电阻。输出电阻ROfRROfO1 + AuOFu式中，RO为基本放大器的输出电阻。AuO为基本放大器Rl=8I寸的电压放大倍数。三、需用的仪器、试剂或材料等计算机NI Multisim电子电路计算机仿真软件教材基于NI Multisim的电子电路计算机仿真设计与分析黄智伟主编，电子工业出版社，2011四、实践步骤或环节按照图2.1和图2.2,构造电阻分压式工作点稳定放大电路和带有电压串联负反馈的 两级阻容耦合放大器电路；输出不失真的情况下进行单管放大器静态工作点的分析进行单管放大器的动态分析分析负反馈对失真的改善作用分析负反馈对频带的

9、展宽五、思考如何估算单管放大器的静态工作点和放大倍数？若单管放大器的输出有失真，应从哪几个方面考虑？单管放大器的静态工作点如何 调整？测试负反馈放大电路的通频带时，纵坐标采用线性还是分贝值显示哪一种更方便？实验三门电路一、实验目的和要求掌握门电路组成的应用电路的仿真设计与分析方法，重点掌握编码器电路和译码器 电路的电路结构与计算机仿真设计方法。掌握电路中竞争冒险现象的分析与消除。二、实践内容或原理1.编码器电路用两片74LS148接成16线一4线优先编码器电路如图3.1.1所示，将%七J6个低电 平输入信号编为00001111 16个4位二进制代码。其中匕5的优先权最高，的优先权最 低。由于每

10、片74LS148只有8个编码输入，所以需将16个输入信号分别接到两片上。现将YY 8个优先权高的输入信号接到第1片(U)的输入端07，而将YY 8个优先权低 15870的输入信号接到第2片(U1)的输入端07。按照优先顺序的要求，只有Y15匕均无输入信号时，才允许对七*的输入信号编 码。因此，只要把第1片的“无编码信号输入”信号E0作为第2片的选通输入信号*。此外，当第1片有编码信号输入时它的GS=0,无编码信号输入时GS=1,正好可以用它 作为输出编码的第四位，以区分8个高优先权输入信号和8个低优先权输入信号的编码。由图3.1可见，当Y5匕中任一输入端为低电平时，例如Y1 =0，则片(U)G

11、S=0，Z3=1,AAA =011。同时片(U)的E0=1，将片(U1)封锁，使它的输出A A A =111。YY于210012158是在最后的输出端得到ZZZZ=1011O如果YY中同时有几个输入端为低电平，则只 3210158对其中优先权最高的一个信号编码。其他编码结果读者可通过仿真观察。在进行仿真时要注意调节二极管的参数，本例调节二极管的端电压为3V时，发光二极管亮。图3.1.1用两片74LS148接成16线一4线优先编码器97.6Q 1%LED1 l-k %74HC00DLED297.6Q 图3.1.1用两片74LS148接成16线一4线优先编码器97.6Q 1%LED1 l-k %7

12、4HC00DLED297.6Q 1% R397.6QM 1%LED4LED397.6Q 1%U3A74HC00D74HC00D74HC00Do 10-111-212-313-E0414- GS515-616-717-您-EIA1V18,知74HC148No 10-111-：212-!313-ED414- GS515-616-717-削-EIA1V1874HC148N译码器驱动指示电路74145是BCD码到十进制数译码器，其逻辑功能见表3.2.1。74145为集电极开路输出型的电路.其吸收大电流的能力较强且输出管具有高的击穿电压。74145的逻辑符号如图3.2.1所示，用74145选择驱动指示灯

13、和继电器的电路如图3.2.2所示。表3.2.1 74145逻辑功能表TRUTH TABLEINPUTSOUTPUTSP3P2TJq尊i瓦 瓦在4苍三耳 Ug 瓦LLLLLHHHHHHHHHLLLHHLHHHHHHHHLLHLHHLHHHHHHHLLHHHHHLHHHHHHLHLLHHHHLHHHHHLHLHHHHHHLHHHHLHHLHHHHHHLHHHLHHHHHHHHHHLHHHLLLHHHHHHHHLHHLLHHHHHHHHHHLHLHLHHHHHHHHHHHLHHHHHHHHHHHHHHLLHHHHHHHHHHHHLHHHHHHHHHHHHHHLHHHHHHHHHHHHHHHHHHHH

14、HHHHH= HIGH Vdtaqe Level L = LOW Voltage Level15 U 13 12IlliFO F-1 F3Qo Qi Q? Qs Qi 1M Qg Qt Qa QgTTHTTTTTT12 35679 ID 11图3.2.1 74145的逻辑图74145： 4 输入 P3-P010 输出 Q9-Q0输入高电平有效 输出低电平有效完全译码：输入二进制数为09时，对应一个输出为低；输入为1015时，输出全部为高；字信号发生器对话框如图3.2.3所示。本例设置起始地址是0000，终止地址是0009。字信号的输出方式分为Step （单步）用鼠标单击一次Step按钮，字信号

15、输出一条。这种方式可用于对电路进行单步调试，便于 观察电路变化状态。14图3.2.2译码器驱动指示灯电路1213, 11-1图3.2.314图3.2.2译码器驱动指示灯电路1213, 11-1图3.2.3字信号发生器对话框竞争冒险现象的仿真竞争冒险现象的仿真电路例1竞争冒险现象的仿真电路例1如图3.3.1 （a）所示，该电路的逻辑功能为F = A + A = 1，从逻辑表达式来看，无论输入信号如何变化，输出应保存不变，恒为1 （高电平）。但实际情况并非如此，从仿真的结果可以看到，由于74LS05D非门电路的延时，在输入信号的下 降沿，电路输出端有一个负的窄脉冲输出，这种现象称为0 （低电平）型

16、冒险。c1c1S XU1A 74LS05D（a）竞争冒险现象的仿真电路例1（b） 0 （低电平）型冒险输出图3.3.1竞争冒险现象的仿真电路与输出波形竞争冒险现象的仿真电路例2竞争冒险现象的仿真电路例2如图3.3.2（a）所示，该电路的逻辑功能为F=AX = 从逻辑表达式来看，无论输入信号如何变化，输出应保存不变，恒为0 （低电平）。但实际 情况并非如此，从仿真的结果可以看到，由于74LS05D非门电路的延时，在输入信号的上 升沿，电路输出端有一个正的窄脉冲输出，这种现象称为1（高电平）型冒险。-牛伞- U1A 74LS05D（a-牛伞- U1A 74LS05D（a）竞争冒险现象的仿真电路例2

17、（b）1（高电平）型冒险输出图3.3.2竞争冒险现象的仿真电路与输出波形竞争冒险现象的仿真电路例3竞争冒险现象的仿真电路实例3如图3.3.3所示，该电路的逻辑功能为AB + AC，已知B=C=1，所以F = A + A = 1。从逻辑表达式来看，无论输入信号如何变化，输出应保持不变，恒为1（高电平）。但实际情况并非如此，从仿真的结果可以看到，由于74LS09D与 门电路的延时，在输入信号的下降沿，电路输出端有一个负的窄脉冲输出，这种现象称为0（低电平）型冒险。（a）竞争冒险现象的仿真电路实例3（b） 0 （低电平）型冒险输出图3.3.3竞争冒险现象的仿真电路与输出波形竞争冒险现象的消除竞争冒险

18、现象的判断：在某种特定情况下，有可能出现F = A + A和F = AA式；或 是看诺图有相切但不相交的圈。消除竞争冒险有以下几种常用方法：加取样脉冲；增加冗余项；在输出端接滤波电容; 加封锁脉冲等。加取样脉冲和封锁脉冲要求有精确的时序，输出端接滤波电容会使输出波形 变坏，为了使波形变好有时候还要加整形电路；加冗余项会增加门电路。为了消除图3.3.3（a）所示电路的竞争冒险现象，修改逻辑设计，增加冗余项BC，该电路的逻辑功能为AB + AC + BC，修改后的电路和仿真结果如图3.4.2所示，输出保持不 变，恒为1（高电平），电路的竞争冒险现象被消除。实例3冗余项的添加方法：先画出卡诺图，然后

19、添加相切但不相交的项。图3.8为实例 3的卡诺图。虚线框为相切但不相交的项即冗余项BC。-BC000111100 111、:1 :11，1IE1W图3.4.1竞争冒险现象仿真实例3的卡诺图(a) 增加冗余项BCinnnpl RTriggerEdge七 1B | Ext1 II1 IdJO-?1!-Scale |1 ms/Div1 Idl II IC-I mScale |5 V/Div1 Idl II Id 匚iScale【5 V/DivX position o-Y position 0.4Y position -1.2Level |o| V|y/t 心|日用|占拇|AC | 0 dFAC |

20、0 | DC 二JType ling, | 侦Autr | None:(b)输出保持不变(高电平)图3.4.2消除竞争冒险现象的电路与输出波形三、需用的仪器、试剂或材料等计算机NI Multisim电子电路计算机仿真软件教材基于NI Multisim的电子电路计算机仿真设计与分析黄智伟主编，电子工业出版社，2011四、实践步骤或环节1.按照图3.1.1和图3.2.2所示电路，构造用两片74LS148接成16线一4线优先编码器 和译码器驱动指示灯电路。2.改变图3.1.1中r0匕5 16个4位二进制代码的编码，观察LED1LED4的显示状态。3.改变图3.2.2中字信号发生器的内容，观察电路变化

21、状态。按照图3.3.1、图3.3.2构造竞争冒险现象的仿真电路，观察竞争冒险现象仿真电路 的输出波形（可不记录波形）；按照图3.3.3构造竞争冒险现象的仿真电路，观察竞争冒险现 象仿真电路的输出波形（记录波形）。按照图3.4.2构造消除竞争冒险现象的电路，观察消除竞争冒险现象电路的输出波形。五、思考如何判断电路中存在竞争冒险？如何消除电路中存在的竞争冒险？各种方法有何特点？如何用添加冗余项法消除竞争冒险？实验四 时序逻辑电路实验一、实验目的和要求掌握双J-K触发器组成的时钟变换电路的电路结构与计算机仿真设计方法。掌握四锁存D型触发器组成的智力竞赛抢答器电路的电路结构与计算机仿真设计方 法。二、

22、实践内容或原理双J-K触发器组成的时钟变换电路该电路主要用于单一双时钟脉冲的转换，可作为双时钟可逆计数器的脉冲源。图4.1.1 所示电路是由双J-K触发器CC4027和四2输入端与非门CC4011构成的时钟变换电路。将CC4027的J1端（引脚6）接至Q1端（引脚2），K1端（引脚5）接至Q1端（引脚1），CP1端（引脚3）接与非门U2A和门U2C的输入端。假设Q1端初始状态为低电平“0状态，当XSC14011BD4011BDXSC14011BD4011BD图4.1.1时钟变换电路CP1脉冲上升沿到达后，Q1端变为高电平“1”状态，Q1端为低电平“0”状态。CP1脉冲 和Q1端输出经门U2A与

23、非后送入反相器门U2B，输出一个与CP脉冲同步的脉冲。当第二个CP上升沿到达后，Q1变为低电平“0”状态，Q1变为高电平“1”状态。CP 和Q1端输出经门U2C与非后送入反相器门U2D，输出一个与CP脉冲同步的脉冲。应当指出：经转换的双时钟脉冲，其频率为CP的二分之一，QA与QB相差180波 形如图4.2所示。为了避免输出端出现竞争冒险，将时钟经两级与非门延迟后再加到与非门U2A和U2C 的输入端。图4.1.2 QA、QB输出波形图四锁存D型触发器组成的智力竞赛抢答器智力竞赛抢答电路如图4.2.1所示，该电路能鉴别出4个数据中的第1个到来者，而对随之而后到来的其它数据信号不再传输和作出响应。至

24、于哪一位数据最先到来，则可从LED 指示看出。该电路主要用于智力竞赛抢答器中。图4.2.1所示电路是由四锁存D型触发器4042BD，双4输入端与非门4012BD、四2输入端或非门4001BD和六同相缓冲/变换器4010BC1构成的智力竞赛抢答器。电路工作时，BD4042的极性端EO（POL）处于高电平“1”，E1（CP）端电平由00Q3和复位开关产生的信号决定。复位开关K5断开时，4001BD的引脚2经上拉电阻接VCC，由于匕灼均为关断状态，DOD3均为低电平“0”状态，所以Q0Q3高电平“1”状态，CP端为低电平“0” 状态，锁存了前一次工作阶段的数据。新的工作阶段开始，复位开关K5闭合，4

25、001BD的 引脚2接地，4012BD的输出端引脚1也为低电平“0”状态，所以E1端为高电平“1 ”状态。以 后，E1的状态完全由4042 BD的Q输出端电平决定。一旦数据开关（匕匕）有一个闭合，则Q0Q3中必有一端最先处于高电平“1”状态，相应的LED被点亮，指示出第一信号 的位数。同时4012BD的引脚1为高电平”1”状态，迫使E1为低电平“0”状态，在CP脉冲下 降沿的作用下，第一信号被锁存。电路对以后的信号便不再响应。该电路还可用于数字系统中，可检测群脉冲的时序。图中的K3开关如果是机械触 点，则需对输入信号进行整形，以是高系统抗干扰能力4010BC1为电平接口电路，将CMOS集成电路

26、高电平电压转换成适合LED工作的电压。4U- UBC1TEMP NO%TEMP NOU4AL-I=kR4 1MQ5%97.401UBC1 -1Q.!；II3B97 F；n图4.2.1智力竞赛抢答电路TEMP NU4U- UBC1TEMP NO%TEMP NOU4AL-I=kR4 1MQ5%97.401UBC1 -1Q.!；II3B97 F；n图4.2.1智力竞赛抢答电路TEMP NUTEMP NO4LI10BC-1R1 1MQ 5% L|=l4=3R3 IMOU2A4U1 LlBCI4LI01 BD三、需用的仪器、试剂或材料等计算机NI Multisim电子电路计算机仿真软件教材基于NI Mu

27、ltisim的电子电路计算机仿真设计与分析黄智伟主编，电子工业出版社，2011四、实践步骤或环节按照图4.1.1和图4.2.1所示电路，构造时钟变换电路和智力竞赛抢答电路。观察图4.1.1中，CP上升沿到达后，Q1和1的状态变化，以及QA与QB输出频 率的变化。改变图4.2.1电路中的KK3开关状态，观察LED1LED4的显示状态。五、思考时钟电路经两级与非门后再接入与非门U2A和U2B的作用是什么？如果图4.2.1的几个开关同时闭合，信号将如何被响应？EDA实验实验一 组合逻辑电路的设计（二选一多路选择器）一、实验目的和要求熟悉在Quartus II软件平台上建立工作库文件和编辑设计文件的方

28、法。熟悉创建工程文件方法。熟悉编译前设置和启动全程编译的设置方法。熟悉波形编辑器的使用方法熟悉在Quartus II软件平台上对设计进行仿真的操作全过程学会用VHDL语言设计一个二选一多路选择器。三、实践内容或原理实践原理：数据选择器又叫“多路开关”。数据选择器在地址码（或叫选择控制）电位的控制下， 从几个数据输入中选择一个并将其送到一个公共的输出端，其功能类似一个多掷开关。二选 一多路选择器的接口描述如图1.1.1所示。图中有两路数据a、b输入，通过选择控制信号s （地址码）从两路数据中选中某一路数据送至输出端y。 y b *|V,专择器图1.1.1二选一多路选择器的接口描述二选一多路选择器

29、的真值表如表1.1.1所示。表1.1.1二选一多路选择器逻辑功能表absy00000100100111010010011110101111从表1.1.1中可知通道控制信号s = 0时，选择输入信号a通道的数据送到输出端y。 通道控制信号s=1时，选择输入信号b通道的数据送到输出端y。实践内容：建立一个二输入与门的文件夹。在定义好的VHDL模型中编写自己的VHDL语句完成二输入与门的描述，并保存。创建工程，使用New Project Wizard可以为工程指定工作目录、分配工程名称以 及指定最高层设计实体的名称。设计完成后进行全程编译，检查源程序编写是否正确。建立波形编辑器文件编辑输入波形。启动

30、仿真器进行仿真，并分析仿真结果三、需用的仪器、试剂或材料等GW48系列SOPC/EDA实验开发系统配套计算机及Quartus II软件四、实践步骤或环节完成2选1多路选择器的VHDL描述，并对其进行波形仿真，确定结果正确。选择实验电路模式5对该设计进行硬件验证。在实验电路结构中，用键1 (PIO0，引脚号为1)控制通道选择信号s； a和b分别接 clock0 (引脚号为28)和clock5 (引脚号为152)；输出信号y接扬声器speaker (引脚号 为174)。通过短路帽选择clock0接256Hz信号，clock5接1024Hz信号。查阅系统引脚对照表，完成引脚锁定。重新编译成功后，完成

31、器件的下载配置。在实验装置上验证结果，检查是否能完成所设计的电路功能。即通过选择键1，可 使扬声器输出不同音调。注意输出频率应该音频范围内。五、实践教学报告要求写出该实验工程及工程设计文件的建立过程。用VHDL语言写出二选一数据选择器的源程序。对二选一数据选择器的逻辑功能进行仿真并分析仿真结果。实验二设计含异步清零和同步使能的加法计数器一、实验目的和要求学习计数器的设计、仿真和硬件测试，进一步熟悉VHDL设计技术。二、实践内容或原理在Quartus II上对源程序进行编辑、编译、综合、适配、仿真。说明源程序各语句的 作用，详细描述其功能特点，给出其所有信号的时序仿真波形RST为异步清零信号，高

32、电 平有效；CLK是锁存信号；EN为计数使能信号。当时钟信号CLK、复位信号RST或时钟使能 信号EN中任一信号发生变化，都将启动进程语句PROCESS。此时如果RST为1，将对计 数器清零，即复位，这项操作是独立于CLK的，因而称异步。三、需用的仪器、试剂或材料等GW48系列SOPC/EDA实验开发系统配套计算机及Quartus II软件四、实践步骤或环节完成含异步清零和同步使能的加法计数器的VHDL描述，并对其进行波形仿真，确定 结果正确。建议选择实验电路模式5对该设计进行硬件验证。五、实践教学报告要求将实验原理、设计过程、编译仿真波形和分析结果、硬件测试实验结果写进实验报告。实验三8位数

33、码扫描显示电路的设计、本次实验的目的和要求学习扫描显示电路的设计。二、实践内容或原理ap 为数码管的段控信号，对应FPGA 的 PIO49、48、47、46、45、44、43、42；K1K8 为数码管的位控信号（选通信号），对应FPGA的PIO41、40、39、38、37、36、35、34。被 选通的数码管显示数据，如图2、图3所示。例如，在某一时刻，K3为高电平，其余选通信 号为低电平，这时仅K3对应的数码管显示来自信号端的数据，而其他7个数码管呈关闭状 态。根据这种电路状况，如果希望在8个数码管显示数据，就必须使得8个选通信号K1-K8 分别被单独选通，与此同时，在段信号输入口加上希望在该对应数码管上显示的数据，于是 随着选通信号的扫变，就能实现扫描显示的目的。8段PIO498段PIO49PIO48PIO47PIO46PIO45PIO44PIO43PIO42aS1PIO41:8数码管82S3S4S51PI04CPIO39PIO38PIO37PIO36PIO35PIO34P8个位图2 GW48-PK2系统板扫描显示模式时8个数码管I/O连接图图3 8为数码扫描显示电路CLK是扫描时钟，SG为7段控制信号，由高位至低位分别接g、f、e、d、c、b、a 7个段；BT是位选控制信号，接图2中的8个选通信号K1-K8。程序中CN