数电数选分配奇偶校验chenyu

1、 Class exercise1.Simplify each of the following logic functions. And express the logic functions with NAND gates. F1= (A+B) (A+C)+ABC F2=(A B)+(B C)Answer key for the exercise11.F1= (A+B) (A+C)+ABC = (A+B)+ (A+C) +ABC =AB+AC+ABC 2.Use karnaugh map.11111Answer key for the exercise 11.F1=AB+AC+AC = (A

2、B+AC+AC) =(AB) (AC) (AC)Answer key for the exercise 2F2=(A B)+(B C) =AB+AB+BC+BC =AB+AC+BC111111 Review of last class6.7 Multiplexers (MUX)6.7.1 Standard MSI Multiplexers6.7 Multiplexers 多路复用器（P432）又称多路开关、数据选择器（缩写：mux） 在选择控制信号的作用下， 从多个输入数据中选择其中一个作为输出。ENSELD0Dn-1Y使能选择n个b位数据源数据输出（b位）bbSb6.7.1 Standard

3、 MSIMultiplexers 标准MSI多路复用器74x151-The 74x151 8-input, 1-bit multiplexer 8选1数据选择器 (8输入1位MUX)74x251-8选1数据选择器(8输入1位MUX) 带三态输出74x157-四2选1数据选择器(2输入4位MUX)74x153-双4选1数据选择器(4输入2位MUX)74x253-双4选1数据选择器(4输入2位MUX) 带三态输出EN_L C B A Y Y_L1 X X X0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1 0 1D0 D0D1 D1D

4、2 D2D3 D3D4 D4D5 D5D6 D6D7 D7Truth table for a74x151 8-input,1-bit multiplexer.ABCP307输入G_L S1 X0 00 1 0 0 0 01A 2A 3A 4A1B 2B 3B 4BTruth table for a74x157 2-input,4-bit multiplexer 输出1Y 2Y 3Y 4Y1A2A3A4AP4351G_L 2G_L B A 1Y 2Y1 1 X X0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0

5、0 11 0 1 01 0 1 1 0 01C0 2C01C1 2C11C2 2C21C3 2C31C0 01C1 01C2 01C3 0 0 2C0 0 2C1 0 2C2 0 2C34输入2位多路复用器74x153真值表双4选1AB1G2G6.7.2 Expanding Multiplexers 扩展多路复用器6.7.2 Expanding Multiplexers扩展多路复用器例：扩展数据输入端-个数如何实现32个输入，1位多路复用器？数据输入端个数由832，需4片74X151如何控制选择输入端？ 分为：高位低位高位译码器进行片选低位接到每片的C,B,A4片输出用非或门得最终输出ENYY

6、ABCD0D7437例：扩展输入端-位数如何实现8输入，16位多路复用器？由8输入1位8输入16位需要16片74x151， 每片处理输入输出中的1位选择端连接到每片的C,B,A注意：选择端的扇出能力 （驱动16个负载）ENYYABCD0D7Chapter 3D0D1D2D3D4D5D6D7A0A1A2Y例3.用双4选1数据选择器构成8选1数据选择器例4：用数据选择器设计组合逻辑电路当使能端有效时，最小项之和ENABCD0D1D2D3D4D5D6D7YY74x151实现逻辑函数 F = A,B,C(0,1,3,7)CBAVCCF用数据选择器设计组合逻辑电路当使能端有效时，最小项之和ENABCD0

7、D1D2D3D4D5D6D7YY74x151实现逻辑函数 F = A,B,C,D(0,4,6,14)CBAVCCFD例5:用数据选择器设计组合逻辑电路当使能端有效时，最小项之和实现逻辑函数 F = A,B,C,D(1,2,4,6,8,9)ABCDFF000D001D010D011D1001101011001110例5:用数据选择器设计组合逻辑电路ABCDFF000D001D010D011D10011010110011106.7.3 demultiplexer （多路分配器）6.7.3 demultiplexer（多路分配器）P284把输入数据送到m个目的地之一多路复用器SRCASRCBSRCZ

8、多路分配器BUSDSTADSTBDSTZSRCSELDSTSELDST : destinationSRC : sourceSEL : select利用带使能端的二进制译码器作为多路分配器ABCG1G2AG2BY0Y1Y2Y3Y4Y5Y6Y774x138DST0_LDST7_L数据输入 SRCEN_LDSTSEL0DSTSEL1DSTSEL2地址选择 利用使能端作为数据输入端数据输入 SRCEN_L6.8 Exclusive-OR Gates and Gates and Parity Circuit (异或门和奇偶校验电路)（异或运算） 、（同或运算）AB=(AB) AB=AB AB=AB对于异

9、或门、同或门的任何2个信号（输入或输出）都取反，而不改变结果的逻辑功能（P448 图6-69）F=ABABFABFABABFFF=ABF=(AB)F=(AB)5.8.2 Parity Circuit奇偶校验电路什么是奇偶校验?奇偶校验位+一组信号位基本定理：基本概念：使所有的1加起来为偶数或奇数,来检测系统的方法称为奇偶校验法。A0 A1 An = 1 变量为1的个数是奇数0 变量为1的个数是偶数odd-parity circuit（奇校验电路）如果输入有奇数个1，则输出为1。even-parity circuit（偶校验电路）如果输入有偶数个1，则输出为1。P448Parity Circui

10、t (P448)This is called an odd-parity circuit, because its output is 1 if an odd number of its inputs are 1. If the output of either circuit is inverted, we get an even-parity circuit, whose output is 1 .If an even number of its inputs are 1. I1I2I3I4INODD菊花链式连接I1I2I3I4IMINODD树状连接奇校验电路中的任一输出反相就得到偶校验电

11、路The 74x280 9-bit parity generator 9位奇偶校验发生器74x280（P449 图671）ABCDEFGHIEVENODD74x280偶数个1时输出为1奇数个1时输出为16.8.4 Parity-Checking Applications用于检测代码在传输和存储过程中是否出现差错AEVENODD74x280HIAEVENODD74x280HI发端收端DB0:7DB0:7ERROR发端保证有偶数个1收端 ODD 有效表示出错Example for Parity-Checking Applications对存储器D7:0WRRDI280输入端ODDPOUTERROR

12、I=RD.POUT对存储器D7:0WRRDI280输入端ODDPOUTERROR写入奇数个11000I=RD.POUT00奇数个1对存储器D7:0WRRDI280输入端ODDPOUTERROR写入奇数个1100奇数个110I=RD.POUT1奇数个100对存储器D7:0/ D07:0WRRDI280输入端ODDPOUTERROR写入奇数个1100奇数个110读出如果数据保持奇数个1011I=RD.POUT1111奇数个1奇数个1对存储器D7:0/ D07:0WRRDI280输入端ODDPOUTERROR写入奇数个1100奇数个110读出如果数据保持奇数个1011偶数个11I=RD.POUT11110奇数个1奇数个1对存储器D7:0/ D07:0WRRDI280输入端ODDPOUTERROR写入奇数个1100奇数个110读出如果数据保持奇数个1011偶数个1010I=RD.POUT1110奇数个1奇数个1对存储器D7:0/ D07:0WRRDI280输入端ODDPOUTERROR写入奇数个1100奇数个110读出如果数