一本fpga方面未书第5节xps软件高级操作

1、5节 XPSStandalone5节 XPSStandalone9.5.1XPS的软件输StandaloneXilinx的库文件IP，不仅可直接操作硬件，也可以实现网络处理等较为复杂的功能，是应用简XPSC/C+9.4.3XPS工程信息面板Application页面点击“Addsoftwareapplicationproject” 头文件、.ld连接脚本文件以及.s xparameters/*DefinitionsfordriverGPIO/ GPIO3#defineXPAR_XGPIO_NUM_INSTANCES/*DefinitionsforperipheralLEDS_8BIT/ GPI

2、OLED应用的基地址、高地址等参数 #define XPAR_LEDS_8BIT_BASEADDR 0 x40000000 #define XPAR_LEDS_8BIT_HIGHADDR 0 x4000FFFF#defineXPAR_LEDS_8BIT_DEVICE_ID#defineXPAR_LEDS_8BIT_INTERRUPT_PRESENT#defineXPAR_LEDS_8BIT_IS_DUAL/ CPU#defineXPAR_CPU_CORE_CLOCK_FREQ_HZ 3）h 3）hhVC4）ldldXPS5）ssCPU 选择“SetComplierOptions”命令，可弹出衍

3、生子窗口，包括编译环境页面、调试和优9-73所示，在“ApplicationMode”（Executable）和具备辅助信息的调试模式（XmdStub）。“Output ELF file”栏用于设在大型程序设计应该使用用户定制的连接脚本文件，即选中“Use Custom Linker 9-73 9-73 -4timizton Parmet”栏的timizationLevel用于5级别进行优化，用户要根据不同的需求来选择。一般来讲，在调试时最好选择无优化9-74 39-74 3） 9-75 9-75 熟悉嵌入式开发的读者明白，连接脚本对软件是非常重要的。XPS也为用户提供了简9-779-76 9

4、-77 1）SectionView9-77 1）SectionView该栏用于设置工程最终二进制比特文件各个段的映射位置，是连接脚本设置的核心。ctinzeMemory列给出RA（ilmb_ntlrdlmb_cntlRAMRADRRD2h2）HeapandStackViewRAM（ilmb_cntlr_dlmb_cntlr）、SRAMDRAM（SDR、DDRDDR2等）以Flash 等。3）BootandVectorSection4）MemoryView 5）该栏位于右下角，“ELFfileusedto 5）该栏位于右下角，“ELFfileusedtopopulatesectioninform

5、ation”elf路径和文件名；“OutputLinkerScript”9.5.2XPS中的设计仿SmartModel-capable仿真器（ModelSimPE/SENCSim）EDK ModelSim 的 4XPSXPS 支持在ModelSim NCSim 逻辑仿真器上嵌入式系统的仿真，通过输出嵌入式硬ELF文件初始化。EDK9-789-78 9-78FPGAEDKHDL库。编译 ModelSim 软件仿真库的方法和步骤。9-8 在WindowsEDK9.1ModelSim 9-799-79EDK2）单击“Next”进入仿真工具选择界面，如图 9-80 所示，选择 ModelSim。同时会

6、列出 PC上已安装的仿仿真软件的版本，如其中“Currentsimulatorversion”列出了笔者安装ModelSim6.2.bEDK库，需要ModelSim 9-80 9-80 VHDL and Verilog”即可。9-81 4）单击“Next”进入库编译配置界面。如果是第一次编译，需要选择“Complier 只是修改路径的话，则可以选择第二项“Usethe只是修改路径的话，则可以选择第二项“Usethecompliedlibrariesintheindicatedbelow（donotcomplier）”9-829-82 其中，“Directory for complied lib

7、raries”用于设定仿真库的存放路径，一般不要和 ModelSim、EDK EDK 和 ModelSim D EDK F 盘下的根目录。“Install SmartModelsintothedirectorygivenbelow”SmartModels的安装路径，需要LMC_HOME 中指定，该选项一般选用默认即可。在此修改。一般情况下，可以将“I want to complier other project specific simulation9-83 9-83 9-84 9-85 8）单击“Next”进入最后一页，即编译完成指示界面，如图 9-86 所示。该界面显示了生“Saveasd

8、efaultsimulatonlibrarypathsfornew XPSprojects”的选项选中，以后就不用在新工程中重新编译。单击“Finish”按键，完成9-86 9-86 6XPS 工具栏命令“Simulation GenerateSimulationHDLFiles”运行时，Helper list（ModelSim 中）窗在“simulation”目录下，用户可以看到运行仿真的几个命令脚本。 定制。通过编辑顶层的波形（system_wave.do）list scripts，用户可以加入信号或在“simulation”目录下，用户可以看到运行仿真的几个命令脚本。 定制。通过编辑顶层

9、的波形（system_wave.do）list scripts，用户可以加入信号或 9-9 在XPSModelSimIP1）RS232_UART9600100相应地减短。同时，数据转换的区域也会变小，使得用户可以更容易地评估系统的仿UART UART（2）在工具栏中选择“HardwareGenerateNetlist”2）（1）在工程标签下，检查“ProjectOptionsSimModel”已被设置为“BEHAVIORAL”（2）选择“SimulationGenerateSimulationHDLFiles”Simgen工具，产生仿真 HDL helper scriptsHDL 文件时，XP

10、S 会生成 型：DOVHDL（3）system.vhd文件，它可以以文本形式打开，此文件即为所测试器件的顶层system_setup.do 文件，该aliasessystem_wave.do# do iocm_wave.do #dodocm_wave.do # do plb_wave.do# do plb2opb_wave.do #doppc405_0_wave.do# do reset_block_wave.do # do isocm_bram_wave.do # do iocm_wave.do #dodocm_wave.do # do plb_wave.do# do plb2opb_wav

11、e.do #doppc405_0_wave.do# do reset_block_wave.do # do isocm_bram_wave.do #dodsocm_bram_wave.do# do #dosram_256kx32_util_bus_split_0_wave.do # do dcm_0_wave.do# do jtagppc_0_wave.do # do iocm_cntlr_wave.do # do #dopush_buttons_position_wave.do # do sram_256kx32_wave.do# do （4FXPS中，选择tLunch K”EDK的命令。（

12、5）XPScdELFPowerpc-eabi-objdumpSTestApp_Peripheral.elfPowerPCEDK XPS。ModelSim run在仿真运行过程中，启动 9-87 （8）TestApp_Peripheral.disTEST_IP_mReadMIR (baseaddr)9-88 所示。9-88 （9sl_dbus 上有数据线转换。 sl_dbus 0 x302203019-89 所示。9-89 9.5.3 EDK设计作9-89 9.5.3 EDK设计作为ISEPGA 设计中控制和调度子系统来应用的。下面介绍嵌ISE将嵌入式处理器系统的FPGA设计作为顶层FPGA I

13、SE ISE 工程中，可以像调用诸如DCM、加法器等模块的IP Core 一样，来调用EDK 设计（Microblaze/PowerPC）。在新建工程时，可直接添加 Embedded Processor 类型的EDKEDKCFPGAEDKCFPGARAM在这种方法中，XPSISEFPGA器件，创建嵌入式子模块（XMP文 3LEDFPGA 中运行嵌入式子系统。 9-90EmbeddedProcessorBSPC 代码，编译，生成网表。（3）ISEViewHDLInstantiationTemplatecomponentcpuis port (sys_clk_pin:instd_logic; sy

14、s_rst_pin:infpga_0_LEDS_GPIO_d_out_pin:outstd_logic_vector(0toend（注：CPUvector都是(0toend（注：CPUvector都是(0toX)vector(Xdownto0)ISEXSTRTL9-919-90EmbeddedProcessorRTL的CISE里点击“UpdateBitstreamwithProcessorData”C 代码，这样开发非常方便。ISE低版本时（ISE8.2以下），UpdateBitstreamXPS“Software”菜单下的“ClearBit”命令，清除比特文件。否则，ISE并不会把C/C+的

15、可FPGA RAM CPU 不能正常工作。XPS ProcessorDesign”XPSXPSISEFPGA结构。为了实现自下向 ISEXMP件，块存储器映射（BlockMemoryMap，BMM）ISEXPSISEFPGAISEISE 工程指定的属性相同；选择“ProjectAddSource”5. 在“AddExistingSources”XMP格式的XPSXPS5. 在“AddExistingSources”XMP格式的XPSXPS注意：在用户实例化顶层源中的子模块后，XPS ISE 顶层XMP源并运行“ViewHDLInstantiationTemplate”HDLHDLHDL 须拷贝

16、（有时可以进行修改）XPSISEUCFMHS 文件中的外部端口可以进行一对一的通信。 XPSBSBXPSdata.ucf。此 UCF 包括了一些基本时序约束，给出用户所选处理器的参考时BSB中用户选择某一特定的开发板，UCF还包括了板上外围设备的完整端口规范。UCF I/O IOSTANDARD。（1）BSBUCF netISEBSBUCFUCFBSBUCF UCF UCF FPGA 硬件设计。4XPSISEXPSXPS其次，选择“Project”菜单中的“ProjectOptions”选项，选择“HierarchyandFlow” 9-92XPS其默认选择为“Implement Design

17、 in XPS”XPS中完成嵌入式系统的开发。直接选中“ImplementDesigninISE（ExporttoProjectNavigatorFlow：DEPECATED）”选instance name”XPS 作为高层模块9.5.4 XPS 对嵌入式操作系统的支VxWorks、PalmOSuC/OSWinCEuCLinuxWinCEuCLinuxuClinux 交叉编译环境，将交叉编译其和内核源代码放到指令目录uClinux9-11 XPSuClinuxMicroBlaze 命令，其余保持默认，在“OsandLibraries”配置项的下拉框中选择“uCLinux” 9.5.5XPS工程

18、的实现上面的内容，已经介绍了系统设计的相关软件操作，本节在此基础上介绍设计过程中4步，首先，产生系统的硬件网表，即对嵌入式系统进行综合；其次，产生系统硬件架构的比特流文件；再次，编译软件，并FPGAIP 特征设置。Platgen HDL 文件，可在“hdl”中找到。XPSXSTHDL设计文IP网表（NGC）9-939-93 9-93 选择“HardwareGenerateNetlist”菜单项，这一命令能够完成对硬件平台的综合，如9-94 所示。9-94 9-95 所示。9-95 9-95 XPS ISE 工具（NGDBuild，MAP，PAR TRACE）NGC 文 件和系统约束文件进行处理

19、。XFlow读入输入设计文件、流文件以及可选文件来产生 FPGA比特流。通常用户不需要改变流或输入设计文件，但要根据实际硬件配置修改约9-969-96 其中，NGC文件位于“hdlimplementation”“HardwareGenerateBitstream”NGC网表文件9-97 所示。9-97 9-97 BSB向导步骤后，会自动生成所有的这些约束，位于“data”目录下。执行生成比特流命令后，会在控制台输出窗ISE 中实现的过程的输出信息一致，当比特流生成后，再9-989-98 XPS 中将视图切换到“Project”目录，在“Reference File”目录下的“Log File”

20、的 9-999-99XPS9-99XPS9-99XilinxSpartan-3EStarter开发板，包含了很多外Microblaze 500600 Slice，PowerPCXPSCmain(完毕，调用mb-gccPSMSS RAMRAM其次，编译工程。选中工程，点击右键，选择“BuildProject”9-1009-100 9-100 和程序存储器中。XPS9-1019-101 ELF 文件镜像。其中软件程序需要整合到硬件比特流中，一起下载到 FPGA芯片中。 “MarktoInitializeBRAMs”9-1029-102 BRAM9-102 BRAM2）选中“DeviceConfig

21、urationUpdateBitstream”命令，将编译所生成的可执行文件9-103 所示。9-103 9-104 所示。9-104 3）选择“DeviceConfigurationDownloadBitstream”FPGA芯片进行编9-105 所示。9-105FPGA执行了配9-105FPGA执行了配置命令后，XPS 会调用 iMPACT 程序完成边界扫描和下载。需要注意的是，该命令只是将程序下载到 FPGA 芯片中，断电后程序即丢失。将程序成功下载到 FPGA 以9-106 所示。9-106 Flash Flash 存储器。1）将.bitPROMISE iMPACT 组件，将.bit

22、PROM 的配置文件，再由 PROM5.5PRO（PRO（Flash Flash SPI、BPI Flash的配置电路，在设计中添加相应Flash Flash 的目的即可。9.5.6 在线调试工XMD的使EDK FPGA 内部，因此调试非常困难。为此， Xilinx提供了多种方法和工具使得用户可以方便地查看所设计的软件和硬件部分。如：Xilinx微处理调试器（XilinxMicroprocessorDebugger，XMD）的硬件调试功能；SDKXMD辑分析仪硬件核，ChipScope ProXilinx器件内绝大部分的目标设计进行通Xilinx 调试功能的关键部分。1XMDXMDXMD（Cy

23、cle-AccurateInstructionSetSimulator，ISS）9-1079-108分别XMD与PowerPCMicroblaze软核处理器的连接结构以及和调试软9-107XMDPowerPC9-108XMDMicroBlaze9-108XMDMicroBlaze 注意 XMD 并不是独立的，而是与其他功能实体同时工作的，比如 XPS GUI。通常 XMD通过 JTAG 与目标处理器相连，通过 TCP/IP 协议完成通信和控制。在上面的图中，基GUI（SDK）SDK中输入的请求，XMDMicroblazeXMD9-12 XMDMicroblazeXMDSpartan-3EstarterUSBUSBUSBiMPACT软件FPGA选择XPS 中“Debug”菜单中的“XMD Debug Option”选项，会弹出如图9-109 所示自动调整为“750000”。如果是其他类型 JTA