电子技术 第9章

1、第九章 组合逻辑电路9.1 逻辑代数9.2 组合逻辑电路的分析与设计9.3 编码器与译码器9.4 数据选择器与数据分配器9.6 加法器14. 重叠律： (a) A + A =A； (b) A A = A5. 还原律：6. 交换律： (a) A + B = B + A ； (b) A B = B A一. 基本定律1. 同一律： (a) A + 0 = A； (b) A 1 = A2. 0 1律：(a) A + 1 = 1； (b) A 0 = 03. 互补律：9.1 逻辑代数 7. 结合律： (a) (A+B)+C = A+( B+C ) (b) (A B) C = A (B C)28. 分配律

2、：(a) A ( B + C ) = A B + A C (b) A + BC = ( A + B ) ( A + C )10. 吸收律：(a) A+ A B = A； (b) A( A + B) = A 9. 反演律：证明：3二. 重要规则1. 代入规则 表述：在任何一个逻辑等式中，如果将等式两边出现的某变量 A 都用一个函数 F 代替，则等式仍成立。例1：分配律 B(A+C ) = BA + BC，且F = A+D， 得：B(A+D)+C =B(A+D)+BC = BA+BC+BD 例2：反演律，且F = CD。得：42. 反演规则 表述：对任何一个逻辑函数表达式F ，如果将其表达式中的“

3、 + ”与 “ ”互换；“ 0 ”与 “ 1 ”互换；原变量与反变量互换，并保持原来的运算优先顺序，则得到的结果就是 。解： 例：已知函数 F = A(B+C)+ CD，求非函数 53. 对偶规则表述：若两个逻辑式相等，则它们的对偶式也相等。对偶式是指把逻辑式F 中的“ + ”与 “ ”互换；“ 0 ”与“ 1 ”互换，所得到新的逻辑式 F 。例：6三. 逻辑函数的化简1. 应用逻辑代数运算基本定律化简(1) 并项法：应用 互补律，将两项合并为一项，并可消去一个或两个变量。解：例1： 试化简。7例2：化简函数 (2) 配项法：应用 ，将 与某乘积项相乘，而后展开、合并化简。解：8(3) 加项法

4、：应用 A + A = A 重叠律，在逻辑式中加相同的项，而后合并化简。例3. 化简函数 解： 或： 92.卡诺图化简法:1).最小项的基本概念: 三个逻辑变量A、B、C可构成许多乘积项,ABC,ABC,ABC.ABC,ABC,ABC,ABC,ABC这八个乘积项的特点:每项乘积中都含有三个因子,每个变量是它的一个因子,每个变量以原变量或反变量的形式仅出现一次,这八个乘积项均称为这三个变量的最小项.n个变量有2n个最小项.2).卡诺图:按一定规律排列起来的最小项方格图.卡诺图中最小项排列遵循相邻原则.每个方格对应一个最小项.AB010 1ABC010 0 01 11 10 ABCD00010 0

5、 01 11 10 1110二变量卡诺图三变量卡诺图四变量卡诺图10逻辑相邻逻辑相邻的项可以合并，消去一个因子11ABCD0001111000011110四变量卡诺图单元编号0010，对应于最小项：函数取0、1均可，称为无关项（或任意状态）。只有一项不同12有时为了方便，用二进制对应的十进制表示单元编号。ABC0001111001F( A , B , C )=m( 1 , 2 , 4 , 7 )1,2,4,7单元取1，其它取0ABC0001111001111113ABCD0001111000011110143) .卡诺图化简法：ABC00011110010010001015利用卡诺图化简的规则

6、：(2).相邻行或列中1 值方格用虚线画包围圈成矩形或方形,每个包围圈含2n个1,面积最大.ABCD0001111000011110AD(1).在卡诺图上将逻辑函数所含最小项对应方格填1.16（3）上底与下底;左側与右側;四个角可视为相邻(4)用过的1方格可以重复使用,但必须包括新的1方格.(5)注意利用无关项，可以使结果大大简化。（6）化简后的逻辑式是各化简项的逻辑或。17ABCD0001111000011110不是矩形18例 1:F=ABCD+ABCD+ABCD+ABCDCD00010 0 01 11 10 1110AB1111=AD例 2:F=ABCD+ABCD+ABCD+ABCD+AB

7、CD+ABCDCD00010 0 01 11 10 1110AB111111=AD+BD19例3:F=A ABC+ABC+C ABC=A(A+B+C)+ABC+C(A+B+C)=AB+AC+ABC+AC+BC=AB(C+C)+AC(B+B)+ABC+AC(B+B)+BC(A+A)=ABC+ ABC+ ABC+ ABC+ ABC+ ABC+ ABC+ ABC+ ABCABC010 0 01 11 10 111111=A+C20例4:CD00010 0 01 11 10 1110AB 1 1 1 1 1 1 1 1 1 1 1 1F=D+B例5:CD00010 0 01 11 10 1110AB

8、1 1 1 1F=BCD+ACD21ABC0001111001例6：化简1 0 0 1 1 0 1 1 F=AB+C22例7化简：ABCD000111100001111023例8：化简F(A,B,C,D)=m(0,2,3,5,6,8,9,10,11, 12,13,14,15)ABCD0001111000011110A24例9:CD00010 0 01 11 10 1110AB 1 1 1 1 1 1 125例10:CD00010 0 01 11 10 1110AB 1 1 1 1 1 1 1 1=BC+ABD+ABC例11:CD00010 0 01 11 10 1110AB 1 1 1 1 1

9、 1 1 1 1 1 1 1 1 =B+C+AD26例12. 将用卡诺图表示并化简1111279.2 组合逻辑电路的分析与设计组合逻辑电路的讨论有两种类型：1. 已知逻辑电路图，分析其基本逻辑功能，这为组合逻辑电路的分析。2. 已知逻辑功能要求，求出完成要求的逻辑电路，这属于逻辑电路的设计。一. 组合逻辑电路的分析组合逻辑电路分析的步骤如下：已知逻辑图 写逻辑函数式运用逻辑代数或卡诺图化简或变换列逻辑状态表(真值表）分析逻辑功能28解： (1) 根据已知逻辑图，写出逻辑关系式图9.1 逻辑电路 例1. 分析图9.1 所示的逻辑电路29(2) 根据已列出的逻辑表达式化简或变换(3) 据化简逻辑式

10、写出逻辑逻辑真值表 (4) 分析逻辑功能 逻辑电路为“异或”门电路图9. 2 例1 逻辑电路30例2. 分析图9. 3 的组合逻辑电路( 教材例9.5 )图9. 3 例2 逻辑电路31解：(1) 根据逻辑图，写出逻辑关系式并化简32(3) 分析逻辑功能当输入端全为“ 0 ”或“ 1 ”时，F = 0 ；其余情况时F = 1，故称逻辑电路为不一致电路。(2) 根据化简逻辑式写出逻辑逻辑真值表33任务要求最简单的逻辑电路1. 根据给定要求列出真值表，（必须找出所有输入的可能组合）。2. 由真值表写出逻辑表达式。4. 画出逻辑电路图。分析步骤：二、组合逻辑电路设计3. 对逻辑表达式进行化简、变换。3

11、4例1：设计三人表决器（A、B、C）。三位老师（其中之一为指导老师) 按键，只有指导老师加其他一名或两名老师按键，答辩通过。用与非门逻辑电路实现。1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。其中A为指导老师，输出量为 F，通过是“1”，否则是“0”。2.根据题意列出真值表。一).单输出的组合逻辑电路的设计35真值表36用卡诺图化简ABC0001111001ABAC3.画出卡诺图：374.根据逻辑表达式画出逻辑图。ABCF&38例2:ABCDF1000010010101001011111000110111110111111真值表F=ABCD+AB

12、CD+ABCD+ABCD解:CD00010 0 01 11 10 1110AB1111=ABD+ABC+ACD=ABD ABC ACD&ABDCF39例3:某选煤厂由煤仓到洗煤楼用三条皮带A、B、C运煤,煤流方向为C B A.为了避免在停车时出现煤的堆积现象,要求三台电机要顺煤流方向依次停车,即A停B必须停,B停C必须停,如不满足应立即发出报警信号.试写出最简逻辑表达式,用与非门实现.(停车、报警用1表示).ABC00011110010 0 0 11 1 0 1 解:A B C F 0 0 0 0 0 0 1 0 0 1 0 10 1 1 0 1 0 0 11 0 1 1 1 1 0 1 1

13、1 1 0 真值表40例4： 某同学参加四门课程考试，规定如下： (1) 课程 A 及格得 1 分，不及格得 0 分； (2) 课程 B 及格得 2 分，不及格得 0 分； (3) 课程 C 及格得 4 分，不及格得 0 分; (4) 课程 D 及格得 5 分，不及格得 0 分。 若总得分大于8 分(含8 分)，就可结业。试用“与非”门画出实现上述要求的逻辑电路。解: (1) 根据逻辑要求，列逻辑状态表 ；据题意四门课程A、B、C、D 为逻辑输入变量，及格为“1”，不及格为“0”。结果为逻辑输出变量F，总得分大于 8 分( 含 8 分 )为“ 1 ”结业，反之F 为“ 0 ”。 依据上述分析列

14、真值表41ABCDF00000000100010000111010000101001100011111000010010101001011111000110111110011111真值表42(3) 应用卡诺图化简逻辑表达式(4) 据化简的逻辑表达式画逻辑电路图(2) 由逻辑状态表列逻辑表达式1111143二).多输出的组合逻辑电路的设计ABCF1F20000000110010100110110010101011100111111例5:三个车间用两台发电机供电. 1.小发电机供一个车间开工; 2.大发电机供两个车间开工; 3.三个车间同时开工,必须两台发电机同时工作.解:设F1为小发电机,F2为

15、大发电机ABC00011110010 0 1 00 1 1 1 44AB=1=1CF1F2=BC+AC+AB&AB&ACF245例6：设计一防盗电子锁电路。要求在锁上设置三个按键A、B、C当A、C两个键被同时按下时，锁被打开，若按错则接通电铃进行报警。解：(1) 分析设计要求，列出真值表。根据题意可知，电路的输入变量为A、B、C三个按键，按下时为1，否则为0。输出变量为两个：开锁控制信号用F1表示，有开锁信号为1，否则为0；报警控制信号用F2表示，有报警信号为1，否则为0。依据上述分析列出真值表。 (2) 根据真值表写输出逻辑函数46 (3) 用卡诺图法化简逻辑函数F1、F2进行化简和变换11

16、11111 (4) 据化简的逻辑表达式画F1、F2的逻辑电路图479. 3 常用组合部件 一. 编码器编码：用数字或某种文字和符号来表示某一对象或信号的过程，称为编码。将若干个二进制数码“ 0 ”、“ 1 ”按一定的规律编排组成不同的代码来表示某一对象或信号。编码器：用来完成编码工作的组合逻辑电路，称为编码器。编码器是一种多输入、多输出端的组合逻辑电路。根据所需功能的不同，编码器有二进制编码器、二 十进制编码器、优先编码器等。下面以二进制编码器（键控编码器）为例分析。48S1. 编码器原理电路&+5VA1A2A0S0S1S2S3S4S5S6S78 RI1I2I4I3I5I6I0I7键控8线3线

17、编码器原理电路2.逻辑表达式493. 列出功能表 输入信号 输出信号I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 S1 1 1 1 1 1 10 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 0 1 1 1 1 11 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 0 11 1 1 1 1 1 1 00 0 0 00 0 0 10 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 1标志S=1表示A2A1A0为编码输出标志S=0表示A2A1A0为非编码输出50二.

18、译码器译码：将二进制代码 ( 输入 ) 按其编码时的原意译成对应的信号或十进制数码( 输出)。译码器：用来完成译码工作的组合逻辑电路，称为译码器。根据所需的功能不同，译码器有地址译码器、代码变换译码器、显示译码器等。51译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。一、二进制译码器将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。译码器的输入：一组二进制代码译码器的输出：一组高低电平信号2/4线译码器,2个输入，4个输出3/8线译码器,3个输入，8个输出52(1) 3/8线译码器（74LS138）A0A1A2Y0Y6Y7A2A1A00 0 0 只 =0Y00 0 1 只 =0

19、Y11 1 1 只 =0Y774LS138译码器逻辑符号G2AG2BG图中小圆圈和字母上的“”都是表示输出低电平为有效电平不是表示非的意思.533/8线译码器74LS138的内部线路&A1A0&A2111111&1G1G2AG2BGG=1 译码器工作543/8线译码器74LS138真值表55G=1译码器工作74LS138管脚图56例1试用138译码器实现逻辑组合：F=B+C。解： 译码器每个输出为一个最小项，先将F化为最小项。ABC000111100174LS138&FABC57例2分析下图电路的逻辑功能。解： K=1译码器工作74LS138&58功能：全减器Ai被减数，Bi减数，Ci-1低位

20、借位，Si为差,Ci本位借位。例104真值表5974LS138ABC74LS138DG13线8线扩展为4线16线译码器A=0片1被选中,片2被禁止,片2的所有输出为1,输出由片1决定.A=1片2被选中,片1被禁止,片1的所有输出为1,输出由片2决定.60(2) 4线16线译码器（74LS154）0 0 0 1 只 =0A2A1A00 0 0 0 只 =0Y0Y11 1 1 1 只 =0Y15A3A0A1A2Y0Y1Y15A361计算机中存储器单元及输入输出接口的寻址0单元1单元2单元3单元控制门控制门控制门控制门译码器A1A0Y0Y1Y2Y3或接口单元存储器单元 计算机 中央控制 单元 (CP

21、U)数据线地址线 单元选择线(译码器的应用)62地址线数n 寻址范围(可选择的单元数) n 2 3 4 16 (单片机) (1K=1024) 20(PC/XT) 26(PC586) (1M=1KK)63例：利用译码器分时将采样数据送入计算机。2-4线译码器ABCD三态门三态门三态门三态门总线64000全为1工作原理：（以A0A1=00为例）数据2-4线译码器ABCD三态门三态门三态门三态门总线脱离总线65(3). 代码变换译码器代码变换器的作用是将一种代码变换为另一种代码。它具有几个输入端和几个输出端，对于每一个输入代码，有几个输出端同时有效，所以又称为多选通译码器。常用的代码变换器有：二 十

22、进制数字显示译码器、二进制 BCD 码译码器、 BCD 二进制码译码器、二进制 格雷码译码器、格雷码 二进制译码器等。66数字显示译码器二-十进制编码显示译码器显示器件在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。67显示器件：常用的是七段显示器件abcdefg1.数码显示器68abcdefgYa-Yg: 控制信号高电平时,对应的LED亮低电平时,对应的LED灭发光二极管510YaYbYgabg510510显示译码器-七段数码管显示器共阴极接法69译 码 器A3A2A1A0A3-A0: 输入数据要设计的七段数码管显示译码器七段数码管显示译码器abcdefgY

23、aYbYcYdYeYfYg70BI为0时，使Ya-Yg=0，全灭。控制端七段数码管显示译码器为0时，使Ya-Yg=1,亮“8”，说明工作正常。LT：测试端LTBI：灭灯端(输入)：灭零输出端RBORBI：灭零输入端控制端功能电源5V控制端输入数据输出74LS48(T339)GNDVcc地A3A2A1A0YaYbYdYfYeYgYcLTRBIBI/RBORBO:当RBI0且A3A00时，RBO输出低电平；否则输出1RBI 为0且A3A00时，使Ya-Yg=0，全灭.A3A0=0数码管照常显示.71显示器件：常用的是七段显示器件abcdfga b c d e f g1 1 1 1 1 1 00 1

24、 1 0 0 0 01 1 0 1 1 0 1e722.数字显示译码驱动器：74LS48的管脚图11474LS48QBBI/RBOeabcdfgUccGND16981QCLTRBIQDQA73三. 数据选择器数据选择器 从多个输入数据中选择一个作为输出，是一种多通道输入单通道输出的组合逻辑部件。图9.12为数据选择器的示意图。图9.12 数据选择器 示意图74图9.13是四选一数据选择器CT74LS153 的逻辑电路工作原理的分析 图9.13 CT74LS153 逻辑电路由逻辑电路图得逻辑表达式：由逻辑表达式列出其功能表75&11111111END0D1D2D3D4D5D6D7A0A1A2YYCT74151逻辑电路图EN=0有效,=1无效A2 A1 A0 ENY