组合逻辑电路

本章主要内容4.1

概述A

Y1BY2图4.1.1

组合逻辑电路Y2

ABY1

AB

AB表4.1ABY1Y20000010110011110此电路为半加器，当输入端的值一定时，输出的取值也随之确定，与电路的过去状态无关，无

单元，属于组合逻辑电路。组合逻辑电路图4.1.2

组合逻辑电路的框图a1a2any1y2ym4.1

概述2

2

1

2

n

ym

fm

(a1、a2

、an

)

y

f

(a

、a

、a

)

y1

f1

(a1、a2

、an

)组合逻辑电路图4.1.2

组合逻辑电路的框图a1a2any1y2ym4.1

概述Y

F

(

A)4.2.1

组合逻辑电路的分析方法4.2

组合逻辑电路的分析方法和设计方法YABC图4.2.1例4.2.1的电路Y

((A

(

ABC))

(B

(

ABC))

(C

(

ABC)))4.2.1

组合逻辑电路的分析方法BCA

00

01

1

100

0

1

1

11

1

1

0

1Y

AB

AC

BCY

((A

(

ABC))(B

(

ABC))

(C

(

ABC)))

A

(

ABC)

B

(

ABC)

C

(

ABC)

(

A

B

C)(A

B

C)

AB

AC

AB

BC

AC

BC4.2.1

组合逻辑电路的分析方法4.2.1

组合逻辑电路的分析方法ABCY00000011010101111001101111011110ABShCh图4.2.2

例4.2.2的逻辑电路SH

((AB)

(

AB))

AB

ABCH

((AB))

ABABShCh00000110101011014.2.1

组合逻辑电路的分析方法Y2Y1Y2

AB

(

A

B)C

1＆

＆A

B

C图4.2.3

练习中的逻辑电路Y1

A

B

CABCY1Y200000001100101001101100101010111001111114.2.1

组合逻辑电路的分析方法4.2.2

组合逻辑电路的设计方法其步骤为4.2.2

组合逻辑电路的设计方法逻辑问题逻辑真值表逻辑函数式将函数式化简用门电路(SSI)选定器件类型逻辑电路图逻辑电路图将函数用MSI组合式变换电路或PLD图4.2.4

组合逻辑设计过程的框图4.2.2

组合逻辑电路的设计方法ABY000010101110Y

ABAB

Y图4.2.5

实现例4.2.1的电路4.2.2

组合逻辑电路的设计方法输

入输出x1y1x2

y2Y0010110××111101Y

(x1,

y1,

x2

,

y2

)

mi

(i

2,8,9,10,11,14)4.2.2

组合逻辑电路的设计方法1x1y2

2x

y00

01

1

100001111011

1

1

11Y

x1

y1

x1x2

y2

y1x2

y2

((x1

y1)

(x1x2

y2

)

(x2

y1y2

))x1x2y1

y2Yx

y

x21

1y20001110001011111011114.2.2

组合逻辑电路的设计方法4.2.2

组合逻辑电路的设计方法4.3

若干常用的组合逻辑电路4.3.1

编8线－3线编I0I1I2I3I4I5I6I7Y0Y1Y28线3线编码器图4.3.1

位二进制编的框图4.3.1

编0000000

10000000000

0

1

00000

0

0

1

004Y0

I1

I3

I5

I7Y2

I5

I

I7Y1

I

I3

I

I70

0000

0

0特点：任何时刻只允许输入一个编码信号4.3.1

编4.3.1

编4.3.1

编I7

I6I5

I4I3

I2I1

I0Y

Y2Y1Y0图4.3.34.3.1

编Y

'

[

I

I

I

2

6

5Y

'

[

I

I

I I

'1

7

6

5

4Y

'

[(I

I

'

I

I0

7

6

5

34.3.1

编输入输

出I0

I1

I2

I3I4I5I6I7Y2Y1Y0X111110110XX100101X100010010000011X

X

1

00000010X

1

0

000000011

0

0

000000004.3.1

编''''''''''SI]'IIYIIII)SIIS'0123456''''''''''76543210IIYII]S)IISII

EX

[(

76543210[(

(为0时，电路工作无编码输入为0时，电路工作有编码输入4.3.1

编输

入输出SI0

I1I2I3I4

I5I6I7Y2

Y1

Y0YS

YEX1×

××××

×××1111101

1111

111111010×

××××

××0000100×

××××

×01001100×

××××

011010100×

×××0

111011100×

××01

111100100×

×011

111101100×

0111

1111101000

1111

11111110Y

Y

状态11不工作01工作，但无输入10工作，且有输入00不可能出现1.74LS148输入端的优先级为I7最高，其次为I6

,依次下去，I0优先级最低；

11YEXY2Y1Y0

111

YS

2.当S

1时，编工作，此时输出端3.当S

0时，编

可以工作。此时如果没有输入信号输入，即I7

~

I0

11时，则输出端为Y2Y1Y0

111,但YS

0,YEX

1;输

入输出SI0

I1I2I3I4

I5I6I7Y2

Y1

Y0YS

YEX1×

××××

×××1111101

1111

111111010×

××××

××0000100×

××××

×01001100×

××××

011010100×

×××0

111011100×

××01

111100100×

×011

111101100×

0111

1111101000

1111

111111104.3.1

编，当S

40编,.若几个信号同时输入，则输

入输出SI0

I1I2I3I4

I5I6I7Y2

Y1

Y0YS

YEX1×

××××

×××1111101

1111

111111010×

××××

××0000100×

××××

×01001100×

××××

011010100×

×××0

111011100×

××01

111100100×

×011

111101100×

0111

1111101000

1111

111111104.3.1

编优先级高得信号优先编码，但在比这个信号优先权高

的输入信号必须为高电平，比这个信号优先权低的信

号，可以是高电平也可以

是低电平.如I7

I6

I5

111,I4

0，I3

~

I0任意时，则输出为Y2Y1Y0

011.输出是以反码的形式输出。例3.3.1试用两片74HC148接成16线－4线优先编，将A0～

A1516个低电平输入信号编为0000～1111

16个4位二进制代码，其中A15的优先权最高，A0的优先权最低解：a.要求16个输入端，正好每个74LS148有8个输入端，两片正好16个输入端,满足输入端的要求；4.3.1

编（1）（2）比Y

Y

状态11不工作01工作，但无输入10工作，且有输入00不可能出现4.3.1

编（1）（2）b.根据优先权的要求，若第一片的优先级则第一片的输入为A15～

A8，第二片的输

A0。当第一片工作，即有输入信号时，第作，也就是使得第二片的S＝1。由表中可知可将第一片的YS接到第二片的S上A15

A8

A7A04线，必须借用第一片的YEX＝0，无输入时YEX位二进制数码的最

。4.3.1

编d.由于74HC148

工作输出端的状态为111,故输可由两片输出端与非构Y

Y

状扩＝成

（1）（2）A15

A8输

入输出1000000000c.

由于74HC148输出端只SI0I1I2I3I4I5I6I7Y2Y1Y0YS

YEX××××××××111111111111111101×××××××000010××××××0100110×××××01101010××××011101110×××0111110010××01111110110×01111111101001111111111104.3.1

编第一片为高优先权只有(1)无编码输入时，(2)才允许工作第(1)片YEX＝0时表示对A15～

A8

的编其逻辑接线图如图4

•码低3位输出应是两片的输出的“与非”4.3.1

编图4.3.5

二－十进制优先编74LS147的逻辑符号I9

I8

I7

I6

I5

I4

I3

I2

I1

I0

I9

I8

I7

I6

I5

I4

I3

I2

I1

I074LS147Y3

Y2

Y1

Y0输

入输出I1I2I3I4I5

I6

I7

I8

I9Y3

Y2

Y1

Y011111

1

1

1

11111×××××

×

×

×

00110×××××

×

×

0

10111×××××

×

0

1

11000×××××

0

1

1

11001××××0

1

1

1

11010×××01

1

1

1

11011××011

1

1

1

11100×0111

1

1

1

1110101111

1

1

1

111104.3.1

编4.3.2

译4.3.2

译输入输

出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000000000100100000010010000001000110000100010000010000101001000001100100000011110000000Y0

m0

A2

A1A0Y1

m1

A2

A1A0Y2

m2

A2

A1

A0Y3

m3

A2

A1

A0Y4

m4

A2

A1A0Y5

m5

A2

A1A0Y6

m6

A2

A1

A0Y7

m7

A2

A1

A04.3.2

译4.3.2

译4.3.2

译图4.3.8附加控制端输出端低电平有效输入端S

S3

S2

S1Yi

(Smi

)4.3.2

译4.3.2

译输

入输

出S1S2

S3A2A1A0Y7

Y6

Y5

Y4

Y3

Y2

Y1

Y00X11111111X11111111110000111111101000111111101100101111101110011111101111010011101111101011101111110110101111111011101111111a.当附加控制端S1＝0或S2＋S3＝1时，译

被工作，输出端状态全部为高电平。输

入输

出S1S2

S3A2A1A0Y7

Y6

Y5

Y4

Y3

Y2

Y1Y00X1

1

1

1

1

1

11X11

1

1

1

1

1

11100001

1

1

1

1

1

10100011

1

1

1

1

1

01100101

1

1

1

1

0

11100111

1

1

1

0

1

11101001

1

1

0

1

1

11101011

1

0

1

1

1

11101101

0

1

1

1

1

11101110

1

1

1

1

1

114.3.2

译输

入输

出S1S2

S3A2A1A0Y7

Y6

Y5

Y4

Y3

Y2

Y1Y00X1

1

1

1

1

1

11X11

1

1

1

1

1

11100001

1

1

1

1

1

10100011

1

1

1

1

1

01100101

1

1

1

1

0

11100111

1

1

1

0

1

11101001

1

1

0

1

1

11101011

1

0

1

1

1

11101101

0

1

1

1

1

11101110

1

1

1

1

1

114.3.2

译0X11111111X111111111100001111111010001111111011001011111011100111111011110100111011111010111011111101101011111110111011111110S1输S2

S3Y7

Y6

Y5

Y4

Y3

Y2

Y1

Y04.3.2

译

m

1

2

m

Yi

mid.此译

也是一个数据

分配器(多路输出器），当

S2＝S3＝0时，数据由S1端输入，具体从哪端输

出要由地址A2A1A0来定。故S1称为数据输入端，A2A1A0称为地址输入端。如当

A2A1A0＝101时，其它门输出端全是高电平，只有

Y5＝(Sm5

)

S,以反码的形式输出。4.3.2

译4.3.2

译74HC138的功能表S1S2

S3Yi0X1X1110mi(注：mi为输入端组合的最小项）4.3.2

译图4.3.10D3=0（1）片工作，（2）片不工作D3=1（1）片不工作，（2）片工作Zi

mi4.3.2

译图4.3.11Yi

mi

(i

0

~

9)4.3.2

译Z1

AC

ABC

ABCZ2

BC

ABCZ3

AB

ABCZ4

ABC

BC

ABCZ1

AC

ABC

Z2

BC

ABC

Z3

AB

ABC

Z4

ABC

BC

4.3.2

译1Z3

((m2

m3

m5))Z4

((m0

m2

m4

1

(

3

m4

m5

Z2

(

m3

m7

))4.3.2

译Yi(A2

,

A1,

A0

)

mi(i1Z3

((m2

m3

Z4

((m0

m2

1

(

3

m4

Z2

(

m3

图4.3.12ABCiDCo0000000111010110110110010101001100011111D

m1

m2

m4

m7

(m1

m2

m4

m7

)CO

m1

m2

m3

m7

(m1

m2

m3

m7

)4.3.2

译Yi

miD

(m1

m2

m4

m7

)

(Y1Y2

Y4

Y7)CO

(m1

m2

m3

m7

)

(Y1Y2

Y3Y7)Y7

Y6

Y5

Y4

Y3

Y2

Y1

Y074HC138A0

A1

A2

S1

S2

S3＆＆DCoA

B

C

1图4.3.13

例4.3.2图4.3.2

译Y0

Y1

Y2

Y3

Y4

Y74LS138A2

A1

A0

S1X2

X1

X0

1图4.3.14

例4.3.3Z2

(Y2

Y3Y4

Y5)

(m2

m3

m4

m5

)

m2

m3

m4

m5Z1

(Y4

Y5)

(m4

m5

)

m4

m5Z0

Y0

Y1Y3Y

)5

(mo

m1

3

m5

)

m0

m1

m

m54.3.2

译4.3.2

译30

0122m

mZ4

m5m3

m401010001110100110101111110000111000图4.3.154.3.2

译4.3.2

译aD.Pb公图4.3.15

共阳极数4.3.2

译4.3.2

译4.3.2

译.4输入输出数字A3A2A1A0YaYbYcYdYeYfYg字形000001111110100010110000200101101100111008100011111111101010000110111101100110011211000100011111100图，圈“0”然后求反可从真值表画出Ya～

Yg的得各输出端的逻辑式Ya

(

A3

A2

A1A0

A3

A1

A2

A0

)Yb

(

A3

A1

A2

A1

A0

A2

A1A0

)Yc

(

A3

A2

A2

A1

A0

)Yd

(

A2

A1

A0

A2

A1A0

A2

A1A0

)

Ye

(

A2

A1

A0

)Yf

(

A3

A2

A0

A2

A1

A1

A0

)

Yg

(

A3

A2

A1

A2

A1

A0

)4.3.2

译4.3.2

译图4.3.16图4.3.17BCD－七段显示译

7448的逻辑符号图YaYbYcYeYfYgA3A2A1LTBI

/

RBORBIA0

7448

Yd4.3.2

译4.3.2

译4.3.2

译4.3.2

译当做为输出端时，只有当A3A2A1A0＝0000，且灭零输入信号RBI＝0时，BI/RBO

＝0，输入称灭零输出端：因此BI/RBO

＝0表示译将本来应该显示的零熄灭了LTBI

/

RBORBIA3

YaA2

YbA1

YcA0

7448

YdYeYfYgadefgabcdeb

fgc1K

7BS201AVccA3A2A1A01图4.3.18

7448驱动BS201A数码管的工作电路4.3.2

译4.3.2

译RBO

RBI RBO

RBI RBO

RBI3.3.3

数据选择器图4.3.201A

A0

]S1Y1

[D10

A4.3.3

数据选择器D10

~

D13:A1、A0

:选通Y1：输出端S1

:附加控制端A1

A0当S1

0,S1

1时，Y1＝D10

A4.3.3

数据选择器S1A1A0Y11XX0000D10001D11010D12011D134.3.3

数据选择器4.3.3

数据选择器图4.3.22Y

(

A2

A1A0

)D0

(

A2

A1A0

)D1

(

A2

A1

A0

)D2

(

A2

A1

A0

)D3

(

A2

A1A0

)D

(

A2

A1A0

)D5

(

A2

A1

A0

)D6

(

A2

A1

A0

)D74.3.3

数据选择器1101DS1S1时,0，当1同理，具有n位地址输入的数据选择器，可以产生输入变量数不大于n＋1的组合逻辑函数。4.3.3

数据选择器Y

AB

AC

ABC

ABCY

AB(C

C)

AC(B

B)

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

(

A

A)

BC

A

BC

A

BC

A

BC

1

BC

A

BC

A

BC

A

BC4.3.3

数据选择器当

1

S1S1时,0，1

10

D1Y

1

BC

A

BC

AA1S1Y174LS1532(

1

)BCA0

D10

D11

D12

D131YA图4.3.23例4.3.5由4选1数据选择器实现所给逻辑函数的电路连线Y

AB

AC

ABC

ABC

AB(C

C)

AC(B

B)

ABC

ABC

ABC

ABC

ABC

ABC

ABC

ABC

1

ABC

0

ABC

0

ABC

0

ABC1

ABC

1

ABC

1

ABC

1

ABC4.3.3

数据选择器Y

(

A2

A1A0

)D0

(

A2

A1A0

)D1

(

A2

A1

A0

)D2

(

A2

A1

A0

)D3

(

A2

A1A0

)D

(

A2

A1A0

)D5

(

A2

A1

A0

)D6

(

A2

A1

A0

)D74.3.3

数据选择器Y

AB

AC

ABC

ABC

1

ABC

0

ABC

0

ABC

0

ABC1

ABC

1

ABC

1

ABC

1

ABC比较上面两式，令:

A2＝A，A1＝B，A0=C，D1＝D2＝D3=0，D0＝D4=D5=D6=D7=1YA2A1A0D0

D1

D2D5

D6

D7S74HC151D3

D4YABC0

1图4.3.24

例4.3.5由8选1数据选择器实现所给逻辑函数的电路连线W4.3.3

数据选择器比较上面两式，令:

A2＝A，A1＝B，A0=C，D1＝D2＝D3=0，D0＝D4=D5=D6=D7=1ABCiDCo0000000111010110110110010101001100011111D

m1

m2

m4

m7

ABCI

ABCI

ABCI

ABCI

A

BCI

A

BCI

A

BCI

A

BCICO

m1

m2

m3

m7

ABCI

ABCI

ABCI

ABCI

0

BCI

A

BCI

A

BCI

1

BCI4.3.3

数据选择器A1

B,

A0

CI

,

D10

D13

A,

D11

D12

AD20

0,

D21

D22

A,

D23

14.3.3

数据选择器D

m1

m2

m4

m7

ABCI

ABCI

ABCI

ABCI

A

BCI

A

BCI

A

BCI

A

BCICO

m1

m2

m3

m7

ABCI

ABCI

ABCI

ABCI

0

BCI

A

BCI

A

BCI

1

BCIY1＝D10

A1A0

D11A1A0

D12

A1

A0

D13A1

A0A1Y174LS153(1)1A0

D10

D11

D12

D13

S2Y274LS153(2)D20

D21

D22

D23

S图4.3.25

例4.3.6的接线图BCI1ADCo4.3.3

数据选择器A1

B,

A0

CI

,

D10

D13

A,

D11

D12

AD20

0,

D21

D22

A,

D23

14.3.4

加法器输入输出ABSCO0000011010101101S

AB

AB

A

BCO

AB4.3.4

加法器S

AB

AB

A

BCO

AB逻辑电路

逻辑符号4.3.4

加法器输入输出ABCISCO0000000110010100110110010101011100111111S

(

ABCI

AB

CI

ABCI

ABCI

)

A

B

CICO

(

AB

BCI

ACI

)

AB

CI

(

A

B)ABCO∑SCOCO∑

1CISCOCO∑ABCI（a）逻辑电路 （b）逻辑符号图4.3.26

全加器的逻辑电路及逻辑符号4.3.4

加法器S

A

B

CICO

AB

CI

(

A

B)S

(

ABCI

AB

CI

ABCI

ABCI

)CO

(

AB

BCI

ACI

)4.3.4

加法器图4.3.274.3.4

加法器图4.3.28(CI

)i

(CO

)i1Si

Ai

Bi

(CI

)i(CO

)i

Ai

Bi

(

Ai

Bi

)(CI

)i图4.3.284.3.4

加法器4.3.4

加法器输入输出ABCISCO0000000110010100110110010101011100111111(CO)i

Ai

Bi

(Ai

Bi

)(CI)i4.3.4

加法器(CO)i

Ai

Bi

(Ai

Bi

)(CI)i

Pi

Pi1Pi2

P0

(CI

)0

PiGi1

Pi

Pi1Gi2

Pi

Pi1Pi2

P1G0

Gi

PiGi1

Pi

Pi1[Gi2

Pi2

(CI

)i2

]

Gi(CO)i

Gi

Pi

(CI

)i

Gi

Pi

[Gi1

Pi1

(CI

)i1

]Si

Ai

Bi

(CI)i4.3.4

加法器图4.3.294.3.4

加法器(A0+B0

)(A0

B0

)(A1+B1

)(A1

B1

)(A0

B0

)(A0+B0

)(A1

B1

)(A1+B1

)((A0+B0

)+(A0

B0

)CI

)

Y1

((A0

B0

)

(

A0

B0

)CI

)

A0

B0

(

A0

B0

)CI

(CO)0

(CI

)1S1

[(A1B1)(A1

B1)](CI)1

A1

B1

(CI)174LS283A3A2A1A0B3B2B1B0CICOS3S2S1S0图4.3.30

超前进位加法器74LS238的逻辑符号4.3.4

加法器4.3.4

加法器A3

A2

A1

A0

B3

B2

B1

B0

CICOS1

S0S3

S274LS283（1)A3

A2

A1

A0

B3

B2

B1

B0

CICO=1

=1

=1Y7=1

=1

=1

=1Y6

Y5

Y4Y3

Y2

Y1

Y0S3

S2

S1

S074LS283(2)D7

D6

D5

D4

D3

D2

D1

D0图4.3.31

例4.3.6的电路74LSA3

A2

A1

A0=1

=1

=1D7

D6

D5

D4.3.4

加法器74 :

A374LS

283 )

:

A3A0

D7

D0两片的B3＝B2＝4.3.4

加法器A3

A2

A1

A0

B3

B2

B1

B0

CICOS1

S0S3

S274LS283（1)A3

A2

A1

A0

B3

B2

B1

B0

CICO=1

=1

=1Y7=1

=1

=1

=1Y6

Y5

Y4Y3

Y2

Y1

Y0S3

S2

S1

S074LS283(2)D7

D6

D5

D4

D3

D2

D1

D0图4.3.31

例4.3.6的电路则当Y7＝1时，74LS283(1)：A3＝1,A2＝D6，A1=D

5，A0＝D

4，74LS283(2)：A3＝D

3,

A2＝D

2，A1=D

1，A0＝D

0，

CI=1,做加法后和为

Y7～Y0=1D

6~D

0

+1,4.3.4

加法器74LS283（1)A3

A2

A1

A0

B3

B2

B1

B0

CICOS3

S2

S1

S0B1

B0

CI=1

=1

=1Y7=1

=1

=1

=1Y6

Y5

Y4Y3

Y2

Y1

Y0CO

S3

S2

S1

S074LS283(2)A3

A2

A1

A0

B3

B2D7

D6

D5

D4

D3

D2

D1

D0图4.3.31

例4.3.6的电路故此电路是一个带符号位的二进制求补码电路，Y7为符号位，输入二进制数码为D6~D0.4.3.4

加法器输入输出DCBAY3Y2Y1Y000000011000101000010010100110110010001110101100001101001011110101000101110011100Y3Y2Y1Y0

DCBA

0011图4.3.323.3.5

数值比较器

A

B(A

1,B

0)则AB

1,Y(AB)

AB

A

B(A

0,B

1)则AB

1,Y(AB

)

AB

A

B(A,B同为0或1),Y(AB)(A

B)图4.3.333.3.5

数值比较器Y(

AB)

A3B3

(

A3

B3

)A2

B2

(

A3

B3

)(

A2

B2

)A1B1

(

A3

B3

)(

A2

B2

)(

A1

B1

)A0B0Y(

AB)

(

A3

B3

)(

A2

B2

)(

A1

B1

)(

A0

B0

)Y(

AB)

(Y(

AB)

Y(

AB)

)3.3.5

数值比较器I(AB

),来自低位的比较结果I(AB

),来自低位的比较结果I(AB

),A

B输出允许信号图4.3.34

四位数码比较器CC14585的逻辑图形符号CC14585B3A3B2A2B1A1B0A0I(a<b)I(a=b)I(a>b)Y(a<b)Y(a=b)Y(a>b)3.3.5

数值比较器Y(

AB

)

A3

B3

(

A3

B3

)A2

B2

(

A3

B3

)(

A2

B2

)A1B1

(

A3

B3

)(

A2

B2

)(

A