verilog8位全加器实验报告_第1页
verilog8位全加器实验报告_第2页
verilog8位全加器实验报告_第3页
免费预览已结束，剩余1页可下载查看

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

Verilog实验报告8小组成员：实验时间：2010516实验报告8实验时间：2010516小组成员：一、实验目的QuartusIIVerilog二．实验仪器PC三．实验学时：3四．实验原理：全加器的原理设计.五．实验步骤熟悉quartusII错误！未找到引用源。2）原理图输入法:2）原理图输入法:八个一位加法器连接成的一个八位加法器原理图图表：仿真波形：封装后的八位加法器：程序代码：moduleyy1(x,y,sum,c1,c2);inputx;inputy;inputc1;outputsum;outputc2;assign{c2,sum}=x+y+c1;endmodule六．问题回答：assign逻辑。所有的assignalways并行块、顺序块，将要并行执行的语句写在fork//join将要顺序执行的语句写在begin//语句顺序执行end并行块和顺序块都可以写在initial或always@之后，也就是说写在块中的语句是时序逻辑的对assignassigninitial1always七．实验总结：Ve

人人文库> 全部分类> 教育资料 > 辅导培训

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论