一般集成电路中使用的无源元件电阻课件

半导体集成电路学校：西安理工大学院系：自动化学院电子工程系专业：电子、微电时间：秋季学期11/21/20221半导体学校：西安理工大学11/21/20221第3章集成电路中的无源元件集成电阻器集成电容器11/21/20222第3章集成电路中的无源元件集成电阻器11/21/20222集成电路中的无源元件一般集成电路中使用的无源元件:电阻、电容常见的无源元件有电阻、电容、电感11/21/20223集成电路中的无源元件一般集成电路中使用的无源元件:常见的无源集成电路中的无源元件1电阻wdL11/21/20224集成电路中的无源元件1电阻wdL11/21/2常用集成电阻器基区扩散电阻发射区扩散电阻、埋层扩散电阻基区沟道电阻、外延层电阻离子注入电阻多晶硅电阻、MOS电阻11/21/20225常用集成电阻器基区扩散电阻11/21/20225氧化膜pnP型扩散层（电阻）基区扩散电阻11/21/20226氧化膜pnP型扩散层基区扩散电阻11/21/20226氧化膜pnnP型扩散层（电阻）基区扩散电阻（Rs=100-200/)Rs为基区扩散的薄层电阻L、W为电阻器的长度和宽度端头修正拐角修正因子横向扩散修正因子薄层电阻值Rs的修正小阻值电阻可采用胖短图形一般阻值电阻可采用瘦长图形对大阻值电阻可采用折叠图形VCCLw11/21/20227氧化膜pnnP型扩散层基区扩散电阻Rs为基区扩散的薄层电阻端11/21/2022811/21/20228氧化膜pnP型扩散层（电阻）基区扩散电阻最小条宽的设计设计规则决定最小条宽工艺水平和精度流经电阻的最大电流取三者中的最大者11/21/20229氧化膜pnP型扩散层基区扩散电阻最小条宽的设计设计规则决定最氧化膜p5~10%如果L>>W,可以忽略不记11/21/202210氧化膜p5~10%如果L>>W,可以忽略不如果工艺控制水平可使由线宽引起的电阻相对误差η小于10%,11/21/202211如果工艺控制水平可使由线宽引起的电阻相对误差η小于10%,111/21/20221211/21/202212氧化膜pnn耗尽层（反向偏压）夹层电阻区域夹层电阻（RF=2-10K/)n+nN型扩散层基区沟道电阻11/21/202213氧化膜pnn耗尽层夹层电阻区域夹层电阻n+nN型扩散层基区沟SiSiO2LeffLW多晶硅电阻11/21/202214SiSiO2LeffLW多晶硅电阻11/21/202214集成电路中的无源元件2电容导电层绝缘层11/21/202215集成电路中的无源元件2电容导电层绝缘层11/2氧化膜pN+平板型电容双极集成电路中的MOS电容器铝电极N-epitox=100nm时，CA=3.45e-4pF/um230pF需约0.1mm2特点：1.单位面积电容值较小2.击穿电压BV较高（大于50V）隔离槽N＋BV＝EBtox绝缘层的击穿电场强度（5～10）×106V/cm11/21/202216氧化膜pN+平板型电容双极集成电路中的MOS电容器铝电极N-n叠式结构电容槽式结构电容氧化膜电容极板金属引线nDRAM中常用的电容大电容结构11/21/202217n叠式结构电容槽式结构电容氧化膜电容极板金属引线nDRAM中一般材料纯度在99.9％已认为很高了，有0.1％的杂质不会影响物质的性质。而半导体材料不同，纯净的硅在室温下：＝21400Ω·cm如果在硅中掺入杂质磷原子，使硅的纯度仍保持为99.9999％。则其电阻率变为：＝0.2Ω·cm。因此，可利用这一性质通过掺杂质的多少来控制硅的导电能力。半导体的导电能力随所含的微量杂质而发生显著变化11/21/202218半导体的导电能力随所含的微量杂质而发生显著变化11/21/2N型半导体与P型半导体N型半导体P型半导体施主杂质受主杂质11/21/202219N型半导体与P型半导体N型半导体P型半导体施主杂质受主杂质1半导体材料的导电率电子以速度Vd移动则有:由式(1)、式（2）可得电子浓度电子迁移率要改变半导体材料的电导率改变n0E11/21/202220半导体材料的导电率电子以速度Vd移动则有:由式(1)、式（2作业教科书P65-3.1教科书P66-3.7(注：氧化层厚度改为0.1微米）教科书P66-3.811/21/202221作业教科书P65-3.111/21/202221半导体集成电路学校：西安理工大学院系：自动化学院电子工程系专业：电子、微电时间：秋季学期11/21/202222半导体学校：西安理工大学11/21/20221第3章集成电路中的无源元件集成电阻器集成电容器11/21/202223第3章集成电路中的无源元件集成电阻器11/21/20222集成电路中的无源元件一般集成电路中使用的无源元件:电阻、电容常见的无源元件有电阻、电容、电感11/21/202224集成电路中的无源元件一般集成电路中使用的无源元件:常见的无源集成电路中的无源元件1电阻wdL11/21/202225集成电路中的无源元件1电阻wdL11/21/2常用集成电阻器基区扩散电阻发射区扩散电阻、埋层扩散电阻基区沟道电阻、外延层电阻离子注入电阻多晶硅电阻、MOS电阻11/21/202226常用集成电阻器基区扩散电阻11/21/20225氧化膜pnP型扩散层（电阻）基区扩散电阻11/21/202227氧化膜pnP型扩散层基区扩散电阻11/21/20226氧化膜pnnP型扩散层（电阻）基区扩散电阻（Rs=100-200/)Rs为基区扩散的薄层电阻L、W为电阻器的长度和宽度端头修正拐角修正因子横向扩散修正因子薄层电阻值Rs的修正小阻值电阻可采用胖短图形一般阻值电阻可采用瘦长图形对大阻值电阻可采用折叠图形VCCLw11/21/202228氧化膜pnnP型扩散层基区扩散电阻Rs为基区扩散的薄层电阻端11/21/20222911/21/20228氧化膜pnP型扩散层（电阻）基区扩散电阻最小条宽的设计设计规则决定最小条宽工艺水平和精度流经电阻的最大电流取三者中的最大者11/21/202230氧化膜pnP型扩散层基区扩散电阻最小条宽的设计设计规则决定最氧化膜p5~10%如果L>>W,可以忽略不记11/21/202231氧化膜p5~10%如果L>>W,可以忽略不如果工艺控制水平可使由线宽引起的电阻相对误差η小于10%,11/21/202232如果工艺控制水平可使由线宽引起的电阻相对误差η小于10%,111/21/20223311/21/202212氧化膜pnn耗尽层（反向偏压）夹层电阻区域夹层电阻（RF=2-10K/)n+nN型扩散层基区沟道电阻11/21/202234氧化膜pnn耗尽层夹层电阻区域夹层电阻n+nN型扩散层基区沟SiSiO2LeffLW多晶硅电阻11/21/202235SiSiO2LeffLW多晶硅电阻11/21/202214集成电路中的无源元件2电容导电层绝缘层11/21/202236集成电路中的无源元件2电容导电层绝缘层11/2氧化膜pN+平板型电容双极集成电路中的MOS电容器铝电极N-epitox=100nm时，CA=3.45e-4pF/um230pF需约0.1mm2特点：1.单位面积电容值较小2.击穿电压BV较高（大于50V）隔离槽N＋BV＝EBtox绝缘层的击穿电场强度（5～10）×106V/cm11/21/202237氧化膜pN+平板型电容双极集成电路中的MOS电容器铝电极N-n叠式结构电容槽式结构电容氧化膜电容极板金属引线nDRAM中常用的电容大电容结构11/21/202238n叠式结构电容槽式结构电容氧化膜电容极板金属引线nDRAM中一般材料纯度在99.9％已认为很高了，有0.1％的杂质不会影响物质的性质。而半导体材料不同，纯净的硅在室温下：＝21400Ω·cm如果在硅中掺入杂质磷原子，使硅的纯度仍保持为99.9999％。则其电阻率变为：＝0.2Ω·cm。因此，可利用这一性质通过掺杂质的多少来控制硅的导电能力。半导体的导电能力随所含的微量杂质而发生显著变化11/21/202239半导体的导电能力随所含的微量杂质而发生显著变化11/21/2N型半导体与P型半导体N型半导体P型半导体施主杂质受主杂质11/21/202240N型半导体与P型半导体N型半导体P型半导体施主杂质受主杂质1半导体材料的导