数字电子练习题概览

数字电路练习题第一部分门电路一、填空题1.数字集成电路按开关元件不相同，可分为TTL集成电路和CMOS集成电路两大类。2.数字电路中的三种基本逻辑门电路是与门、或门、非门。3.三态门是在一般门的基础上增加控制电路组成的，它的三种输出状态是高电平、低电平和高阻态。A＆4.与门、与非门的闲置输入端应接高电平；或门、或非门的闲置输B▽YENEN入端应接低电平。图1填空题5用图5.图1所示三态门在EN1时，Y的输出状态是高阻态。6.利用TTL与非门实现输出线与应采用OC门，实现总线传输应采用三态门。图2为几种常有逻辑门电路的逻辑符号，试分别写出其名称和逻辑表达式。A＆Y1YA＆YA≥1BABBY(a)(b)(c)(d)图2填空题7用图名称逻辑表达式名称逻辑表达式（a）与门Y=AB；（b）非门YA；（c）与非门YAB；（d）或非门YAB。当决定某一件事情的多个条件中有一个或一个以上具备时，该件事情就会发生，这种关系称为或逻辑关系。二、选择题1.以下几种逻辑门中，能用作反相器的是C。A.与门B.或门C.与非门2.以下几种逻辑门中，不能够将输出端直接并联的是B。A.三态门B.与非门C.OC门3.TTL与非门的输入端在以下四种接法中，在逻辑上属于输入高电平的是C。A.输入端接地B.输入端接同类与非门的输出电压0.3VC.输入端经10kΩ电阻接地D.输入端经51Ω电阻接地4.TTL与非门的输入端在以下4种接法中，在逻辑上属于输入低电平的是D。A.输入端经10kΩ电阻接地B.输入端接同类与非门的输出电压3.6VC.输入端悬空D.输入端经51Ω电阻接地5.逻辑电路如图3所示，该电路实现的逻辑关系为C。A.YABB.YABC.YABD.YAB6.图4为TTL逻辑门，其输出Y为D。A.ABCB.ABCC.ABCD.AB1数字电子技术基础习题A＆1A＆1YB≥1YABCB图3选择题5用图51Ω1

＆≥11＆

Y图4选择题6用图图5选择题7用图7.图5电路实现的逻辑功能是C。A.YABB.YABC.YABD.YA⊙B8.门电路使用时需要外接负载电阻和电源的是D。A.与门B.与非门C.异或门D.OC门9.以下各种接法不正确的选项是D。A.与非门闲置输入端接1B.或非门闲置输入端接地C.TTL与非门闲置输入端悬空D.CMOS门闲置输入端悬空10.图6中能实现YAB功能的TTL门是B。+5VA＆A＆YBYYAB(A)(B)(C)图6选择题10用图11.图7中，能实现YABAB的逻辑门是C。A＆A≥1A=1YA=1YYYBBB(A)(B)(C)(D)图7选择题11用图12.图8中电路连接和给定逻辑功能都正确的选项是C。VCCVCCARL＆AABY＆≥1≥1BYBYAYC＆BDYABYABCDYABYAB(A)(B)(C)(D)图8选择题12用图六、画图题先写出图12所示各门电路的逻辑表达式，再依照输入信号A、B的波形，对应画出各个门的输出波形。-2-数字电子技术基础习题AA＆Y1B＆B10Y21Y2=1A≥1Y3A=1Y3BBY4Y4图12题六用图解：Y1=AY2=1Y3=A+BY4=AB+AB波形如图12第二部分组合逻辑电路一、填空题1.逻辑代数的三种基本逻辑运算是与、或和非，在电路上，分别用与门、或门和非门来实现。2.逻辑变量和逻辑函数的取值只有0和1两种可能。3.逻辑函数的表示方法有真值表、逻辑表达式、逻辑图、波形图、卡诺图五种。4.“全1出0，有0出1”描述的逻辑关系是与非逻辑。5.110，11001。6.ABAB，ABAB，AABA+B，ABABA。7.ABC101时，函数YABBC之值为Y1。8.二进制的基数是2，其第i位的权值是2i-1。在二-十进制码中，1位十进制数用4位二进制码表示，8421BCD码从高位到低位的权值依次为8、4、2、1。10.（93）=（1011101），（93）=（10010011）8421BCD1021011.最简与或式的标准有两个，即与项数最少、每个与项中变量数最少。12.常用的集成组合逻辑电路有编码器、译码器、数据选择器等。13.编码器的功能是将输入信号转变为二进制代码输出。14.编码器可分为二进制编码器和二－十进制编码器，又可分为一般编码器和优先编码器。15.常用的译码器电路有二进制译码器、二－十进制译码器和显示译码器等。-3-数字电子技术基础习题16.七段显示译码器74LS48输出高电平有效，用以驱动共阴极LED显示器。当输入A3A2A1A00101时，输出abcdefg=1011011，显示字形5。17.数据选择器的逻辑功能是从2n个输入信号中选择一个送到唯一输出端；数据分配器的逻辑功能是依照地址信号的要求将公共总线上的一路输入数据分配到指定输出通道上去。二、选择题1.“入1出0，入0出1”的逻辑运算关系属于C。A.与运算B.或运算C.非运算D.与非运算2.使函数YABAB的值为0的变量取值组合为ABC。A.00、11B.00、10C.01、10D.01、113.使函数YABCD之值为1的变量取值组合是A。A.AB00，CD最少有一个0B.AB01，CD最少有一个1C.AB10，CD11D.AB11，CD任意组合4.YABCACBC，当AC1时，D。A.YBB.YBC.Y0D.Y15.3个逻辑变量的取值组合共有C种。A.3B.6C.8D.166.以下逻辑函数属于与非式的是B。A.YABB.YABC.YABCD.YABC7.与ABACBC相等的式子是A。A.ABCB.ABACC.ABBCD.ABAB8.图1所示波形关系的逻辑函数表达式为C。A.YABB.YABC.YABD.YA⊙BAABYB000011Y100110图1选择题8用图表1选择题9真值表9.表1所示的真值表，其函数式为C。A.YAABB.YAABC.YAABD.YAAB10.余3码的0011对应的十进制数是C。A.3B.6C.0D.911.二进制数10010110变换为十进制，应得A。A.150B.151C.96D.9812.十进制数35变换为二进制数得A，变换为8421BCD码得C。A.100011B.100001C.00110101D.0101001113.属于无权码的是B。-4-数字电子技术基础习题A.8421码B.余3码C.2421码D.自然二进制码14.组合逻辑电路平时由A组成。A.门电路B.编码器C.译码器D.数据选择器15.8线-3线优先编码器74LS148，低电平输入有效，反码输出。当对I5编码时，输出Y2Y1Y0为C。A.000B.101C.010D.10016.优先编码器同时有两个或两个以上信号输入时，是按D给输入信号编码。A.高电平B.低电平C.高频率D.高优先级17.8421BCD译码器74LS42输出低电平有效，当输入A3A2A1A01000时，其输出Y0Y9等于D。A.0000000010B.10111111114选1C.0100000000D.1111111101AENMUXA118.4选1数据选择器组成逻辑函数产生器的电路连接如图2所BA0YD0示，该电路实现的逻辑函数是C。0D1A.YABB.YABABD21D3C.YABABD.YAB图2选择题18用图四、计算题将以下十进制数变换为二进制数。（1）（25）10=（11001）2（2）（53.25）10=（110101.01）2将以下二进制数变换为十进制数。（1）（1001）2=（9）10（2）（1001011）=（75）10将以下各数变换为8421BCD码。（1）（100011）2=（00110101）8421BCD（2）（231）10=（001000110001）8421BCD4.将以下数码分别看作自然二进制数和8421BCD码，求出相应的十进制数。（1）10010111（2）010101100011（10010111）=（151）10（010101100011）=（1379）1022（10010111）8421BCD=（97）10（010101100011）8421BCD=（563）10五、组合逻辑电路设计题某产品有A、B、C、D四项指标。其中规定主要指标A、B必定满足要求，其余指标C、D只要有一个达标即可判断产品Y为合格。试设计一个逻辑电路实现此产品合格判断功能，要求：（1）列出真值表，（2）写出输出函数的最简与或式，（3）画出用与非门实现该电路的逻辑图。解:（1）输入输出ABCDY110111110111111-5-数字电子技术基础习题2）3）

YABCDABCDABCDYABCABDABCABDABCABDA＆BC＆Y＆D现有三个车间，每个车间各需10kW电力，这三个车间由两台发电机组供电，一台功率为10kW，另一台功率为20kW。三个车间经常不相同时工作。试用与非门和异或门设计一个逻辑电路，能够依照各车间的工作情况，以最节约电能的方式自动完成配电任务。解:1）输入输出ABCY1Y200000001100101001101100101010111001111112）Y1ABCABCABCABCY2ABCABCABCABCA(BC)A(BC)ABACBCABCABACBC（3）A=1B=1Y1C＆＆＆Y2＆-6-数字电子技术基础习题3.用集成译码器74LS138和4输入与非门实现表2所示真值表的逻辑功能。先写出逻辑表达式，再画出逻辑电路图。输入输出ABCS1S20000000110010100110110010101011100111111表2组合逻辑电路设计题3真值表解:1）S1ABCABCABCABCS2ABCABCABCABCY1Y2Y4Y7Y3Y5Y6Y72）S1S2＆＆Y0Y1Y2Y3Y4Y5Y6Y774LS138A2A1A0S2AS2BS1ABC+5V4.分别用8选1数据选择器和4选1数据选择器实现逻辑函数YACBC，画出逻辑图。解:1）YACBCABCABCABCm3m5m7

5AA2Y7BA174LS151STCA0D0D1D2D3D4D5D6D7012）YACBCABCABCABCAB0ABCABCABC

4选1EMUXAA1BA0YD0D1D2D3-7-数字电子技术基础习题5.设计一个电路实现图3所示的逻辑功能。要求：（1）列出真值表，（2）写出函数表达式，（3）用4选1数据选择器实现电路。ABY图3组合逻辑电路设计题5用图解:1）输入输出ABY000011101110（2）YABAB（3）E4选1AMUXA1BA0Y0D01D11D20D3六、组合逻辑电路解析题试解析图4所示电路的逻辑功能。＆B＆＆Y＆＆C＆图4电路解析题1用图解:1）ABACBCABACBC-8-数字电子技术基础习题（2）输入输出ABCY000000100100011110001011110111113）三人表决器电路试解析图5所示电路的逻辑功能。A1≥1B≥1Y≥11图5电路解析题2用图解：YABAB(AB)(AB)ABAB输入输出ABY001010100111二变量同或电路图6是BCD-七段显示译码/驱动器74LS48驱动一位数码管的连接方法。请问，当输入8421BCD码为A3A2A1A00011时，图中发光二极管LEDaLEDg的亮灭情况如何？数码管显示的字形是什么？-9-数字电子技术基础习题VCC七段数码管BS2011kΩ×7LEDaLEDg0A3VCCaBCD码0A2b1A1c输入A0d174LS481

LTBI/RBO

efRBIGND

g图6电路解析题3用图解:a、b、c、d、g亮，e、f灭。显示“3。”二-十进制译码器74LS42按图7连接。请列出电路的真值表，说明电路的逻辑功能。Y074LS42Y1使能输入A3ENY2Y3地A2Y4址A1码Y5输A0Y6入Y7闲置图7电路解析题4用图解:使能端输入输出A3A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7000011111110011011111101011011111译001111101111码10011110111101111110111101111110111111111110000001禁010止1011全部为1译100码101110111由真值表可知，电路实现3线-8线译码器的逻辑功能。-10-6.由两个与非门组成的同步数字电子技术基础习题5.3线-8线译码器74LS138组成的电路如图8所示，A、B、C为输入变量。试写出输出函数Y的最简与-或表达式，列出真值表，描述此电路的逻辑功能。解：Y（1）（2）＆YY1Y2Y4Y7输入输出ABCABCABCABCABCY000ABCABCABCABC0Y0Y1Y2Y3Y4Y5Y6Y70011010174LS138（3）0110A2A1A0S2AS2BS11001判奇电路1010ABC1100+5V1111图8电路解析题5用图第3章集成触发器一、填空题：1．触发器有两个牢固状态，当Q0，Q1时，称为0态；当Q1，Q0时，称为1态。2．基本RS触发器有保持、置0、置1功能；D触发器有置0和置1功能。3．JK触发器拥有保持、置0、置1和翻转的功能。4．欲使JK触发器实现Qn1Qn的功能，则输入端J应接高电平，K应接高电平。5．触发器的逻辑功能平时可用真值表、特点方程、状态变换图和工作波形图四种方法描述。RS触发器，在正常工作时不相同意输入S=R=1，即拘束条件为SR=。7.触发器按逻辑功能分为RS、JK、D、T、T′五各种类。8.欲将JK触发器变换为T触发器，只要令J=K=T，去掉JK触发器的置0和置1两种功能即可。二、选择题：1．由与非门组成的基本RS触发器，不相同意输入RD和SD的变量取值组合为A。A.00B.01C.10D.112．存在空翻问题的触发器是B。A.边沿D触发器B.同步RS触发器C.主从JK触发器3．仅拥有“置0”“置1”功能的触发器叫C。A.JK触发器B.RS触发器C.D触发器4．仅拥有“保持”“翻转”功能的触发器叫B。A.JK触发器B.T触发器C.D触发器5．拥有“置0”“置1“保持”和“计数翻转”功能的触发器叫A。-11-数字电子技术基础习题A.JK触发器B.D触发器C.T触发器6．仅拥有“翻转”功能的触发器叫B。A.JK触发器B.T′触发器C.D触发器7．JK触发器用做T′触发器时，控制端J、K正确接法是B。A.JQnKQnB.J＝K＝1C.JQnKQn8．D触发器用做T′触发器时，输入控制端D的正确接法是B。A.DQnB.DQnC.D＝19．触发器由门电路组成，但它不相同于门电路的功能，主要特点是B。A.和门电路功能相同B.有记忆功能C.没有记忆功能10．TTL型触发器的直接置0端Rd、置1端Sd正确用法是C。都接高电平“1”B.都接低电平“0”C.逻辑符号有小圆圈时，不用时接高电平“1”，没有小圆圈时，不用时接低电平“0”11．当T触发器的T=1时，触发器拥有C功能。A.保持B.禁止C.计数D.置位12．为防范空翻，应采用C结构的触发器。A.CMOSB.TTLC.主从或保持拥塞13．存在一次翻转现象的触发器是C。A.边沿JK或边沿D触发器B.同步RS触发器C.主从JK触发器14.以下触发器受输入信号直接触发的是A。A.基本RS触发器B.同步RS触发器C.JK触发器15.不能够用作计数器的触发器是A。A.同步RS触发器B.边沿D触发器C.边沿JK触发器16.在CP有效时，若JK触发器的J、K端同时输入高电平，则其次态将会D。A.保持B.置0C.置1D.翻转17.存在不定状态的触发器是A。A.RS触发器B.D触发器C.JK触发器D.T触发器四、画图题1．在基本RS触发器中，已知RD、SD的波形如图1所示，试画Q，Q的波形。(初态Q0)QQ图1画图题1用图-12-数字电子技术基础习题2．在同步RS触发器中，已知R、S的波形如图2所示，试画Q，Q的波形。(初态Q0)解：QQ图2画图题2用图3．已知D锁存器有输入波形如图3所示，试画出其Q端的波形（设触发器初态为Q=0）。CP解：DQ图3画图题3用图4．画出两种JK触发器的逻辑符号：（略）CP脉冲上升沿触发有效；2）CP脉冲下降沿触发有效。5．若JK触发器初态为0，试依照图

4中

CP、J、K端波形画出

Q，Q

的波形。上升沿触发

下降沿触发Q

QQ

Q图4

画图题

5用图6．已知

CP，D

和T的输入波形如图

5，试画出其相应的输出波形。设初态

Q

0。QQ图5画图题6用图13-数字电子技术基础习题7.在图6（a）所示电路中，加入图6（b）所示的输入波形，试画出其Q端波形，设触发器初态为Q=0。&IDQCPXCICPQX(a)D=XQQQ图6(b)画图题7用图8．如图7各触发器，可设其初态为Q0或Q1。试分别画出各电路对应4个CP脉冲作用下的输出端Q的波形。IJCPCIIK（a）

QCP

IJQIJCICPCIIKQIK（b）（c）图7画图题8用图

QCPQ

CIIDd）

QQ解：CPCPQQ=0（b）a）CPCPQQ（c）（d）9．如图8所示为两个D触发器组成的时序电路。设第0个CP即初始状态时QQ00，试10画出在4个CP脉冲作用下Q0、Q1端的波形，列出输出组合QQ10对应输入CP脉冲序次的真值表。-14-数字电子技术基础习题Q0Q1IDIDCPCICI图8画图题9用图解：D0=Q1，D1=Q0CPQ1Q0波形图CP00取反0Q010121移位1Q1310400状态图Q1Q00111第4章时序逻辑电路一、填空题1.对于时序逻辑电路来说，某一时刻电路的输出不但取决于当时的输入状态，而且还取决于电路原来的状态。所以时序电路拥有记忆性。2.计数器的主要用途是对脉冲进行计数，也能够用作分频和准时等。3.用n个触发器组成的二进制计数器计数容量最多可为2n-1。4.计数器按计数进位制，常用的有二进制、十进制计数器。5.用来累计和存放输入脉冲数目的部件称为计数器。6.存放器可分成基本存放器和移位存放器。7.4位移位存放器经过4个CP脉冲后，4位数码恰好全部移入存放器，再经过4个CP脉冲，能够得4位串行输出。8.存放器主要用到暂时存放二进制数据或代码，是一种常用的时序逻辑部件。9.一个触发器能够组成1位二进制计数器，它有2种工作状态，若需要表示n位二进制数，则需要n个触发器。在计数器中，若触发器的时钟脉冲不是同一个，各触发器状态的更新有先有后，则这种计数器称为异步计数器。在计数器中，当计数脉冲输入时，全部触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为同步计数器。-15-数字电子技术基础习题二、选择题1.一个4位二进制加法计数器初步状态为1001，当接到4个脉冲时，触发器状态为C。A.0011B.0100C.1101D.11002.组成计数器的基本单元是C。A.与非门B.或非门C.触发器D.放大器某计数器在计数过程中，当计数器从111状态变为000状态时，产生进位信号，此计数器的计数长度是A。A.8B.7C.6D.34个触发器能够组成C位二进制计数器。A.6位B.5位C.4位D.3位5.4位二进制计数器有C计数状态。A.4个B.8个C.16个D.32个6.一位8421BCD码十进制计数器最少需要B个触发器。A.3个B.4个C.5个D.6个7.要组成六进制计数器，最少应有A个触发器。A.3个B.4个C.5个D.6个8.存放器由C组成。A.门电路B.触发器C.触发器和拥有控制作用的门电路。9.移位存放器工作于并入－并出方式，则信息的存取与时钟脉冲CPA关。A.有B.无C.时有时无一个4位二进制加法计数器初始状态为0000，经过2008次CP触发后它的状态将变为。A.0000B.0110C.1000D.100111.利用M进制计数器组成N（N＜M）进制计数器，异步清0法或异步置0法用于产生清0或置0信号的状态是C；同步清0法或同步置0法用于产生清0或置0信号的状态是A。A.SN-1B.SN-2C.SND.SN+1解析图1所示计数器的波形图，可知它是二进制计数器B.五进制计数器六进制计数器十进制计数器

进制计数器。CPQ0Q1Q2图1选择题12用图四、综合解析题试画出由D触发器组成的四位右移存放器逻辑图，设输入的4位二进制数码为1101，画出移位存放器的工作波形。解：-16-数字电子技术基础习题12345678CPDSR1101Q301101Q2001101Q10001101Q000001101在图2所示的逻辑电路中，试画出