项目八数字钟-时序逻辑电路

时序逻辑电路1触发器

R-S触发器

D触发器2寄存器时序逻辑电路一

触发器8.1.1R-S触发器&&RDSDQQRD—RESET直接复位端SD—SET直接置位端Q,Q输出端1.基本的R-S触发器组成：用2个与非门(或或非门)构成R-S触发器真值表RDSDQQ0101(复位)1010(置位)11保持原状

00不确定&&RDSDQQ011100RD=0同时SD=1时,Q=0。故RD称为复位端,或称为清0端R-S触发器真值表&&RDSDQQ011100RDSDQQ0101(复位)1010(置位)11保持原状

00不确定SD=0同时RD=1时,Q=1。故SD称为置位端,或称为置1端&&RDSDQQR-S触发器真值表RDSDQQ0101(复位)1010(置位)11保持原状

00不确定指R、S从01或10变成11时,输出端状态不变111100&&RDSDQQR-S触发器真值表RDSDQQ0101(复位)1010(置位)11保持原状

00不确定指RD、SD同时从00变成11时,

输出端状态不定001111R-S触发器真值表RDSDQQ0101(复位)1010(置位)11保持原状

00不确定指RD、SD同时从00变成11时,输出端状态不定&&RDSDQQ00111111&&RDSDQQ001111110000即Q、Q也可能是01,也可能是10设计电路时此种情况应避免R-S触发器特点:(1)具有两个稳态(Q=0,Q=1或Q=1,Q=0),称为双稳态触发器.(2)可触发使之翻转(使RD、SD之一为0时可翻转).(3)具有记忆功能(RD、SD都为1时，保持原来状态).R-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kKR-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kKR-S触发器应用举例:单脉冲发生器&&RDSDQQ+5V+5V4.7k4.7kKQQt正脉冲负脉冲2.时钟控制电平触发的R-S触发器触发器功能表&&RDSDQQ&&RSCPCP:时钟脉冲(ClockPulse)

R、S控制端CPRSQn+1说明

100Qn

保持1011置11100清0111不定避免0

Qn保持时钟控制电平触发的R-S触发器(续)时钟控制

—只有CP=1时,输出端状态才能改变电平触发—在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变CPRSQn+1说明

100Qn

保持1011置11100清0111不定避免0Qn保持用途:D触发器和J-K触发器的内部电路D触发器1.时钟控制电平触发的D触发器CPRSQn+1说明

100Qn

保持1011置11100清0111不定避免0Qn保持1D&&RDSDQQ&&RSCP其他两种情况不会出现

时钟控制电平触发的D触发器

功能表

CPDQn+1

1001110QnCP=1时,Qn+1=DCP=0时,保持原状1DCP&&RDSDQQ&&D触发器具有数据记忆功能

时钟控制电平触发的D触发器1DCP&&RDSDQQ&&RDSD符号RDSDDCPQQ2.维持阻塞型D触发器&&RDSDQQ&&&&DCP符号RDSDDCPQQ维持阻塞型D触发器的引脚功能符号RD

直接清0端(复位端)R=0,S=1时,Q=0SD

直接置1端(置位端)R=1,S=0时,Q=1

小圈表示低电平有效D数据输入端CP时钟脉冲Q、Q输出端，Q的小圈

表示是反相输出端,

即Q总是与Q相反RDSDDCPQQ维持阻塞型D触发器的引脚功能(续)功能表CPQn+1D触发方式:边沿触发(时钟上升沿触发)功能表说明：在CP上升沿时，Q等于D；在CP高电平、低电平和下降沿时，Q保持不变RDSDDCPQQ时钟下降沿触发的维持阻塞型D触发器RDSDDCPQQ功能表CPQn+1D功能表说明：在CP下降沿时，Q等于D；在CP高电平、低电平和上升沿时，Q保持不变3.集成D触发器介绍(1)集成双D触发器74LS74RDSDDCPQQRDSDDCPQQVcc(+5V)GND(地)D触发器应用举例:用D触发器将一个时钟进行2分频.DCPQQCPCPQQ01RD、SD不用时,甩空或通过4.7k的电阻吊高电平频率FQ

=FCP/2D触发器功能CP时，Q=D用2个2分频器级联组成一个4分频器DCPQQDCPQQCP1Q2QF2Q=F1Q/2=FCP/4(2)集成4D触发器74LS175特点:一个集成电路中有4个D触发器,

时钟CP公共,清0端RD公共RDQQRDQQRDQQRDQQCP1D2D3D4DRD2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND集成4D触发器74LS175的应用举例—抢答电路1Q1Q2Q2Q3Q3Q4Q4QVccGND1D2D3D4DCPR5004+5V111&&1+5V4.7k风鸣器CP1kHz主持人清0甲乙丙丁74LS175参赛人抢答按键1(3)集成8D触发器内部有8个D触发器

Q输出R公共CP公共QDRQDR内部有8个D触发器CP1D8DRDGNDVcc1Q2D3D4D5D6D7D2Q3Q4Q5Q6Q7Q8Q课堂练习题目:时钟CP及输入信号D的波形如图所示,试画出各触发器输出端Q的波形,设各输出端Q的初始状态=0.DQDCPQ1Q2DQDCPDQDCPQ1课堂练习(续)CPDQ1课堂练习(续)Q2DQDCPCPDQ1二寄存器8.2.1数码寄存器(并行寄存器)DCP一个D触发器组成1位的数码寄存器CP上升沿,Q=DCP高电平、低电平、下降沿，Q不变由D触发器组成，用于存放数码RDSDDCPQQ由4D集成电路74LS175组成4位二进制数寄存器RDQQRDQQRDQQRDQQCP1D2D3D4DR2Q1Q3Q4Q1Q2Q3Q4QVcc(+5V)GND〔吊高电平〕D3D2D1D0CPQ3Q2Q1Q0RGNDVcc+5V+5V74LS175（电源〕CP1D2D3D4D1Q2Q3Q4Q4D锁存器数码寄存器(续)4位二进制数数码寄存器(续)由8D集成电路74LS273组成8位二进制数寄存器D3D2D1D0CPQ3Q2Q1Q0R+5V74LS2731D8D1Q8Q8D锁存器Q4Q5Q6Q7D4D5D6D7CP8位二进制数D7~D0数码寄存器用于计算机并行输入/输出接口外部设备(打印机)8D锁存器1D~8D1Q~8QCPD7~D0计算机CPU控制信号计算机CPU数据总线输出接口计算机总线画法:一条粗线代表8条线8.2.2串行移位寄存器1.用D触发器组成的移位寄存器QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行输入13.6寄存器13.6.2串行移位寄存器1.用D触发器组成的移位寄存器经4个CP脉冲,Di出现在Q4上Q1Q2Q3Q4CPDiDiDiDiCPDiDiDi0CPDiDi00CPDi000C0000由D触发器组成的串行移位寄存器功能表QSRDQSRDQSRDQSRDDiCQ1Q2Q3Q4CP串行输入循环移位寄存器CQSRDQSRDQSRDQSRDQ1Q2Q3Q4CP经4个CP脉冲循环一周CPQ1Q2Q3Q40100010100200103000141000既具有串行输入又具有并行输入的移位寄存器CPQ4CQSRDQSRDQSRDQSRDQ1Q2Q3串行输入数据Di清0脉冲&&&&D1D2D3D4L并行输入脉冲并行输入数据00001010011101R=1S=0Q1=1R=1S=0Q3=1R=1S=1Q2不变R=1S=1Q4不变18.2.3集成电路双向移位寄存器(74LS194)并行输入数据右移串入数据控制端输出清0端时钟左移串入数据Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194双向移位寄存器74LS194的功能CRCPMBMAQ0Q1Q2Q300000100保持

101DSR

右移一位

110左移一位DSL111D0D1D2D3(并行输入)用双向移位寄存器74LS194组成节日彩灯控制电路Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194+5V+5VMB=0,MA=1右移控制Q0Q1Q2Q3DSRD0D1D2D3DSL

CRMBMACP74LS194+5V1CP1秒Q=0时LED亮清0按键1k二极管发光LED&&RDSDQQ本课小结1.触发器类型(1)基本R-S触发器(2)时钟控制电平触发R-S触发器&&RDSDQQ&&RSCP(3)CP电平触发D触发器(4)CP上升沿触发维持—阻塞型

D触发器触发器类型(续)RDSDDCPQQRDSDDCPQQ2.重点掌握的内容(1)基本的R-S触发器电路图及真值表(2)维—阻型D触发器符号,外部功能(3)会分析用D触发器构成的移位寄存器的输出端的变化状态时序逻辑电路4计数器3J-K触发器1.维持—阻塞型J-K触发器（边沿触发）—类型及符号

QQRSJKCPQQRSJKCP有2种类型:CP上升沿触发CP下降沿触发三J-K触发器维持—阻塞型J-K触发器(续)QQRSJKCPR复位端S置位端

R=0,S=1时Q=0R=1,S=0时Q=1正常工作时

R=1,S=1R、S端功能CP下降沿触发的J-K触发器的R、S功能相同

J、K控制端的功能QQRSJKCPCP上升沿触发维持—阻塞型J-K触发器(续)JKCPQn+1说明00Qn

保持010清0101置111Qn翻转

0,1QnCP下降沿触发的J-K触发器J、K功能相同，只是在CP下降沿触发用J-K触发器构成2分频器QQRSJKCPCP10CPQQ当JK=11时，在CP上升沿翻转FQ=FCP/2RS,JK甩空或通过4.7k的电阻接高电平CPQ2QQRSJKCPQQRSJKCPCP2个2分频器级联组成4分频器F2Q=FCP/42Q1QCP2Q4QQRSJKCP10CPQQ当JK=11时，在CP下降沿翻转用CP下降沿触发的J-K触发器构成2分频器CP2.主从型J-K触发器符号QQRSJKCP

在CP上升沿时,接收J、K

信息,Q不变化

在CP下降沿时,根据接收到的J、K信息，Q变化JKQn+100Qn01010111QnCP主从型J－K触发器工作波形图举例JKQn+100Qn01010111Qn0CPJKQ置1清0翻转翻转CP接收JK信号Q状态转变有多个J、K控制端的J-K触发器QQRSJ1K1CPJ2K2&&JKJ=J1•J2K=K1•K2触发器课堂练习题目:时钟CP及输入信号D的波形如图所示,试画出各触发器输出端Q的波形,设各输出端Q的初始状态=0.JKQ1DCPQ2JKQ1DCPQ3触发器课堂练习(续)JKQ1DCPQ2CPDQ2(J)KQ3JKQ1DCPQ3维-阻型J-K触发器主从型J-K触发器J=0、K=1时，CPQ=0J=1、K=0时，CPQ=1四计数器1二进制计数器二进制数:用0和1两个数字表示,加1计数,逢2进10000+)10001+)10010第0位的1相当于十进制的1第1位的1相当于十进制的2二进制数4位二进制数:Q3Q2Q1Q0位数:3210权重:84218421码相当于十进制数:8Q3+4Q2+2Q1+1Q0

例:Q3Q2Q1Q0=1010B=81+40+21+10=10DB代表二进制数

(Binary)D代表十进制数

(Decimal)4位二进制表示的最大数为:1111B=8+4+2+1=15D=8位二进制表示的最大数为:11111111B=16位二进制表示的最大数为:

二进制数所表示数的范围:4位二进制加法计数器状态转换表CPQ3Q2Q1Q0

000001000120010300114010050101601107011181000要求:每来一个CP,计数器加1CPQ3Q2Q1Q0

910011010101110111211001311011411101511111600001.异步二进制加法计数器用触发器组成计数器QQRSJKJKQn+100Qn01010111QnCP上升沿触发例:用维—阻型J-K触发器组成异步二进制加法计数器由JK=11控制触发器翻转计数用4个维—阻型J-K触发器组成

4位异步二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR清0脉冲进位脉冲Q0Q1Q2Q3CP计数脉冲4位异步二进制加法计数器时序图12345678910111213141516CPQ0Q1Q2Q3000010001000100011110000异步:各触发器不同时翻转,从低位到高位依次翻转CP的上升沿Q0翻转Q0的上升沿Q1翻转Q1的上升沿Q2翻转Q2的上升沿Q3翻转QQRSJKQQRSJKQQRSJKQQRSJKRQ0Q1Q2Q3CP4位异步二进制加法计数器状态转换表CPQ3Q2Q1Q0

000001000120010300114010050101601107011181000CPQ3Q2Q1Q0

91001101010111011121100131101141110151111160000每16个CP循环一周2.同步二进制加法计数器同步:每个触发器都用同一个CP触发，要翻转时同时翻转设计方法:

用低位的Q控制高位的J、K，决定其翻转还是不翻转。

JK＝00时，不翻转(保持原状)JK＝11时，翻转JKQn+100Qn01010111QnJ-K触发器真值表分析状态转换表，找出控制规律：CPQ3Q2Q1Q0

000001000120010300114010050101601107011181000(1)Q0的翻转：每来一个CP，Q0翻转一次(2)Q1的翻转:Q0=1时,再来一个CP,Q1翻转一次(3)Q2的翻转:Q1Q0=11时,再来一个

CP,Q2翻转一次(4)Q3的翻转:Q2Q1Q0=111时,再来一个CP,Q3翻转一次CPQ3Q2Q1Q0

91001101010111011121100131101141110151111160000QQRSJKQQRSJKQQRSJKQQRSJK同步二进制加法计数器设计用维—阻型J-K触发器(1)Q0的翻转：每来一个CP，Q0翻转一次R清0脉冲CP(2)Q1的翻转:Q0=1时,再来一个CP,Q1翻转一次(3)Q2的翻转:Q1Q0=11时,再来一个

CP,Q2翻转一次&Q1Q0Q0Q1Q2Q3JK=11J,K=Q0J,K=(Q1•Q0)(4)Q3的翻转:Q2Q1Q0=111时,再来一个CP,Q3翻转一次J,K=(Q2•Q1•Q0)&Q2Q1Q0同步二进制加法计数器QQRSJKQQRSJKQQRSJKQQRSJKR清0脉冲CP&Q1Q0Q0Q1Q2Q3&Q2Q1Q0同步二进制加法计数器的波形图与异步二进制加法计数器的画法相同,状态转换表也相同，但是...波形图4位同步二进制加法计数器时序图12345678910111213141516CPQ0Q1Q2Q3000010001000100011110000同步计数器各触发器在同一时刻翻转而异步计数器各触发器翻转时刻不同,低位的领先,高位的迟后,延迟时间为纳秒(ns)级十进制数用0~9十个数字表示,而数字电路中使用二进制,所以须用二进制数给十进制数编码十进制计数器编码方法:用4位二进制数表示1位十进制数,

称为二—十进制编码,又称BCD码

(BCD—BinaryCodedDecimal)

二进制数用8421码十进制数:用0~9共十个数字表示所以,用十个4位二进制数表示0~9CPQ3Q2Q1Q0101010111011121100131101141110151111CPQ3Q2Q1Q0

00000100012001030011401005010160110701118100091001十进制数的编码方法例:3位十进制数:100,

用BCD码表示100000100000000BCD码十进制数异步十进制加法计数器设计(用下降沿触发的维—阻型J-K触发器)JKQn+100Qn01010111QnQQRSJKCP在CP时,根据JK状态Q变化异步十进制加法计数器设计(用下降沿触发的维—阻型J-K触发器)CPQ3Q2Q1Q0

00000100012001030011401005010160110701118100091001分析状态转换表,找出JK控制规律:(1)CP时,Q0翻转,JK=11(2)Q0

时,Q1翻转(3)Q1

时,Q2翻转,JK=111010100000(5)当Q3=1(Q3=0)且Q0

时,将Q1清0(4)Q0时,Q3翻转,且

Q2Q1=11时,Q3由0翻转成1

Q2Q1=00时,Q3被清成0RQQRSJKQQRSJKQQRSJKQQRSJK(1)CP时,Q0翻转,JK=11异步十进制加法计数器设计(用下降沿触发的维—阻型J-K触发器)CPQ0Q1Q2Q3(2)Q0

时,Q1翻转(3)Q1

时,Q2翻转,JK=11&(4)Q0时,Q3翻转,且

Q2Q1=11时,Q3由0翻转成1

Q2Q1=00时,Q3被清成0(5)当Q3=1(Q3=0)且Q0

时,将Q1清0异步十进制加法计数器(用下降沿触发的维—阻型J-K触发器)时序图12345678910CPQ0Q1Q2Q300001000100010001001000011000010101010101110十进制加法计数器

状态转换表CPQ3Q2Q1Q0

00000100012001030011401005010160110701118100091001100000每10个CP循环一周RQQRSJKQQRSJKQQRSJKQQRSJKCPQ0Q1Q2Q3&异步十进制加法计数器2个十进制计数器组成1个100进制计数器Q3Q2Q1Q0CPR异步十进制加法计数器Q3Q2Q1Q0CPR异步十进制加法计数器Q3Q2Q1Q0CPR异步十进制加法计数器CP进位脉冲个位数十位数RQ3由1变成0时，向十位数送一个进位脉冲，使十位数计一个数，同时个位数全变成0000

数字集成电路计数器常用数字集成电路计数器芯片举例:74LS1604位同步十进制加法计数器，直接清除74LS1614位同步二进制加法计数器，直接清除74LS1624位同步十进制加法计数器，同步清除74LS1634位同步二进制加法计数器，同步清除74LS1904位同步十进制加/减法计数器74LS1914位同步二进制加/减法计数器74LS1924位同步十进制加/减法计数器，带清除74LS1934位同步二进制加/减法计数器，带清除1.集成计数器74LS90(国产T4290)的逻辑结构及功能74LS90－2分频和5分频的十进制计数器52&&CPACPBS9(1)S9(2)R0(2)R0(1)QDQAQCQB时钟输出控制信号(下降沿触发)一位二进制计数器三位五进制计数器74LS90的功能（计数功能）2分频器(二进制计数器)(五进制计数器)5分频器CPAQAn+1QAnCPBQDQCQB00001001201030114100500052&&CPACPBS9(1)R0(2)R0(1)QDQAQCQBS9(2)S9(2)52&&CPACPBS9(1)R0(2)R0(1)QDQAQCQB74LS90的功能(置9端、清0端的功能）R0(1)R0(2)S9(1)S9(2)功能

11任一为0清0(QDQCQBQA=0000)

任意11置9(QDQCQBQA=1001)

任一为0任一为0计数2.由74LS90构成任意进制计数器S9(2)52&&CPACPBS9(1)R0(2)R0(1)QDQAQCQB(1)用一片74LS90组成BCD码异步十进制计数器计数转换状态表如下:清0R0(1)=1R0(2)=1计数R0(1)=0R0(2)=0QDQCQBQAS9(1)S9(2)R0(1)R0(2)CPBCPACP74LS90CPAQDQCQBQA0000010001200103001140100

用74LS90组成的异步十进制计数器转换状态表每一个CPA的下降沿,QA翻转一次每一个QA的下降沿(1→0),QB翻转一次CPAQDQCQBQA

50101

60110701118100091001100000五进制(2)用一片74LS90组成六进制计数器CPAQCQBQA0000100120103011410051016110QDQCQBQAS9(1)S9(2)R0(1)R0(2)CPBCPACP进位脉冲计数脉冲当QCQB=11时,将输出清0000先接成十进制计数器(2)用一片74LS90组成六进制计数器（续）波形图CPAQCQBQA0000100120103011410051016000CPQAQBQC123456000100100110001101000总结:用一片74LS90设计N进制计数器的一般方法第N个CP脉冲后,由输出端的“1”去控制清0端R0(1)、R0(2),将输出端全部清0练习1:下图是几进制计数器?答:8进制QDQCQBQAS9(1)S9(2)R0(1)R0(2)CPBCPACP74LS90输出端状态的变化范围:0000~0111练习2:下图是几进制计数器?答:7进制QDQCQBQAS9(1)S9(2)R0(1)R0(2)CPBCPACP&74LS90练习3:九进制计数器如何设计?第9个CP脉冲后,QDQCQBQA=1001时,用QD和QA的1去R0(1)、R0(2)将输出清0即:CP9

10010000用一片74LS90设计九进制计数器QDQCQBQAS9