寄存器与存储器课件

项目八

寄存器与存储器及应用

8.1寄存器8.2存储器

8.3寄存器与存储器例表

本章小结项目八寄存器与存储器及应用8.1寄存器1主要内容

寄存器的功能、分类、结构、工作原理；存储器的功能、分类、结构、工作原理；寄存器、存储器的应用。主要技能

寄存器与存储器的正确使用技能和功能测试技能；熟练应用寄存器和存储器构成具特定功能的逻辑电路；能完成电路的安装与功能调试。主要内容

寄存器的功能、分类、结构、工作原理；主要技能寄2基本概念

寄存器；移位寄存器；序列信号；随机存取存储器；只读存储器。基本概念

寄存器；3---000000----0001---000100----0010----00000----0100---001100----1000---0100---0101--------10---0001-------01---0010111---111---10---0101存储器存储预置数0101010101010101译位寄存器设计项目广告灯控制电路---000000----0001---000100----4寄存器：用于暂时存储二进制数据或代码的电路。存储器：用于长期存储大量二进数据或代码的电路。集成很高。寄存器与存储器的区别：寄存器：用于暂时存储二进制数据或代码的电路。寄存器与存储器的58.1.1寄存器的结构、原理一、基本寄存器仅有并入、并出存取数据功能的寄存器。1.组成：

N个D触发器构成。寄存器：用于暂时存储二进制数据与代码的电路。分类：基本寄存器、移位寄存器。组成：触发器和门电路。一个触发器能存放一位二进制数码；N个触发器可以存放N位二进制数码。8.1寄存器及应用8.1.1寄存器的结构、原理一、基本寄存器寄存器：用于6控制时钟脉冲端输入输出端

数码输入端

010101012.工作原理

=0,异步清零。

CP不为上升沿时，=1,寄存器输出保持不变

CP

上升沿时，且=1,输入端D0-D3送寄存器。控制时钟输出端数码输入端010101012.工作原理

7二、具有锁存功能的寄存器1.锁存器的结构及工作原理CP---即为送数脉冲输入端，又为锁存控制信号输入端，即使能信号，低电平有效。当CP=1时，D数据输入不影响电路的状态，电路锁定原数据。即当使能信号结束后（锁存），数据被锁住，输出状态保持不变。当CP=0时，Q=D，电路接收输入数据；即当使能信号到来（不锁存数据）时，输出端的信号随输入信号变化；由D锁存器组成。二、具有锁存功能的寄存器CP---即为送数脉冲输入端，又为锁8

锁存器具有接收、存放、输出和清除数码的功能，在接收指令（在计算机中称为写指令）控制下，将数据送入寄存器存放；需要时可在输出指令（读出指令）控制下，将数据由寄存器输出。2.集成数码锁存器74LS373

74LS373是——8位数据锁存器。锁存器具有接收、存放、输出和清除数码的功能，在974LS373功能表输入输出CDQ0111010000XQ0（被锁存状态）1XXZ（高阻态）

0C为三态控制端（低电平有效）：当0C=1时，输出为高阻态；当0C=0时，8个数据传送到输出端C为锁存控制输入端（高电平有效）：当C=0时，保持输入端数据不变，当C=1时，接收输入端数据。74LS373功能表输入输出CDQ011110三、移位寄存器

移位寄存器：存储数据，所存数据可在移位脉冲作用下逐位左移或右移。即实现串入串出。在数字电路系统中，由于运算（如:二进制的乘除法）的需要，常常要求实现移位功能。分类：单向移位、双向移位。1．单向移位寄存器（1）右移位寄存器

串行数据输入同步移位时钟输入端

清零端

三、移位寄存器移位寄存器：存储数据，所存数据可在移位111000工作过程：11001234假设要传送数据1011。110101011101串入串出：前触发器输出端Q与后数据输入端D相连接。当时钟到时，加至串行输入端DSR的数据送Q0，同时Q0的数据右移至Q1，Q1的数据右移至Q2，以此类推。将数码1101右移串行输入给寄存器共需要4个移位脉冲Q3可串行输出从输入端DSR存入的数据，4个移位脉冲后收到第一个数据，要全部输出共需8个移位脉冲。1000工作过程：11001234假设要传送数据1011。112时序图：

并行输出串行输出时序图：并行输出串行输出132.具有并入并出、串入串出功能的移位寄存器：1101111011并入并出：当IE=1时，在时钟脉冲CP的作用下并行数据输入端D0~D3的数会存入寄存器Q0~Q3。串入串出：原理与前述相同，略。2.具有并入并出、串入串出功能的移位寄存器：1101111143.集成双向移位寄存器——74LS19474LS194是四位双向移位寄存器。DSR:

右移串行数据输入端DSL:

左移串行数据输入端D0~D3:并行数据输入端Q0~Q3:

数据输出端CP:时钟输入端（上升沿有效）S0、S1:

工作方式控制端

:数据清0输入端（低电平清0）RD引脚及功能简介：3.集成双向移位寄存器——74LS19474LS194是四1574LS194功能表

输入输出CRS1S0CPDSLDSRD0D1D2D3Q0Q1Q2Q3功能0XXXXXXXXX0000异步清零1XX0XXXXXX保持保持100XXXXXXX保持保持101X1XXXX1Q0Q1Q2右移输入1101X0XXXX0Q0Q1Q2右移输入01101XXXXXQ1Q2Q31左移输入11100XXXXXQ1Q2Q30左移输入0111XXD0D1D2D3D0D1D2D3并入并出工作方式控制端S1S0区分四种功能：S1S0=00、保持；S1S0=10、左移存储；

S1S0=01、右移存储；S1S0=11并入并出．74LS194功能表输168.1.2移位寄存器的应用一、移位寄存器构成序列脉冲发生器

序列信号：是在同步脉冲的作用下按一定周期循环产生的一串二进制信号。如：0111-----0111，每4位重复一次，称为4位序列信号。

序列脉冲信号广泛用于数字设备测试、通信和遥控中的识别信号或基准信号等。移位寄存器组成的8位序列信号发生器，序列信号为：000011118.1.2移位寄存器的应用一、移位寄存器构成序列脉冲发17电路产生的序列信号为：00001111工作原理分析：S1S0=01，为右移方式，Q3作为输出端。首先令CR＝0，输出端全为零，Q3非后送DSR，则DSR为1；然后；连续送入移位脉冲，各输出状态的如表所示规模变化。CPDSRQ0Q1Q2Q310000111000211100311110401111500111600011700001810000状态表电路产生的序列信号为：工作原理分析：S1S0=018产生序列信号的关键：是从移位寄存器的输出端引出一个反馈信号送至串行输入端，反馈电路由组合逻辑门电路构成。n位移位寄存器构成的序列信号发生器产生的序列信号的最大长度P=2n。产生序列信号的关键：是从移位寄存器的输出端引出一个反19思考:下列两个序列信号的形式.(1)(2)思考:下列两个序列信号的形式.(1)(2)200000→0001→0011→0111↑↓1000←1100←1110←1111电路清零以后，在连续脉冲的作用下，数据右移，Q3Q2Q1Q0的数据依次为：有8种不同的状态输出。如果译码器将这8种状态译成0～7共8个数字，则，上述电路就构成8进制计数器。注：此处译码器不是LED管显示译码器。

计数前，如果不清零，由于随机性，随着计数脉冲的到来，Q3Q2Q1Q0

的状态可能进入如下的无效循环：0100→1001→0010→0101→1011→0110→1101→1010二、移位寄存构成计数器工作原理分析：0000→0001→0011→0111电路清零以后，在连续脉21无效循环：译码器无法对八种状态译码，我们把这种循环称为无效循环。因此，不允许寄存器工作在这种循环状态。改进电路：当n=4时，反馈逻辑表达式为。当n=8时，反馈逻辑表达式为。计数器的最大长度：N=2n-1无效循环：译码器无法对八种状态译码，我们把这种循环称为无效循22三、数据显示锁存器

在计数显示电路中，如果计数器的计数值变化的速度很快，人眼则无法辨认显示的字符。如：信号源频率显示器。

在计数器和译码器之间加入锁存器，就可控制数据显示的时间。若锁存信号C＝0时，数据被锁存，译码显示电路稳定显示锁存的数据。若锁存信号C＝1时，显示值随数据变化而变化，时实显示。工作原理分析：三、数据显示锁存器在计数显示电路中，如果计数器的计数值23四、移位寄存器构成分频器在数字系统中，常常需要获得不同频率的时钟或基准信号，其方法一般是对系统主时钟信号进行分频。在计数器一章中，我们已讨论了利用计数器实现n分频。既然寄存器可以构成计数器，利用移位寄存器也可以实现分频，分频器有固定分频和可编程分频。1.固定比分频器从序列信号发生器的Q3的输出波形，不难发现，Q3

波形的频率恰为时钟波形频率的1/8。显然采用不同的反馈逻辑，可以构成不同的固定比分频器。四、移位寄存器构成分频器在数字系统中，常常需要获得不242.可编程分频器

可编程分频器：指分频器的分频比可以受程序控制。2.可编程分频器可编程分频器：指分频器的分频比可以受程序25电路的结构特点：两片74LS194的S1=1，。

若S1S0=10，则74LS194工作在左移位状态，S1S0=11，则74LS194工作在并行置数状态。74LS138的8个输出端接两

片74LS194的并行输入数据端。由于74LS138的输出状态，由输入端ABC决定，故移位的数据是可变化的。以下是可编程分频器的工作过程演示：工作原理分析：电路的结构特点：两片74LS194的S1=1，26011111011111110111111101111432CP1101111111101111100000000清零S1S0=11；并行置数。S1S0=10；左移传送。01111111S1S0=11；并行置数。0111011111110111111101111432CP27

小结:74LS138译码器地址输入端A2A1A0（CBA）的取值，决定了分频比，将CBA代表的二进制数转换成十进制数再加1，即为分频系数。思考：若ABC=000,001、---111分别是多少分频器？4分频波形

分频器的输出波形：小结:74LS138译码器地址输入端A2A1A0（CB28作业题6.4、6.5、6.6作业题6.4、6.5、6.6298.2存储器8.2.1存储器的概述半导体存储器的优点：容量大、体积小、功耗低、存取速度快、使用寿命长等。穿孔卡片磁芯存储器半导体存储器纸带１．存储器：用于长期存储大量数据、资料及运算程序等二进信息的单元。２．发展：寄存器与存储器的区别：寄存器：用于暂时存储二进制数据或代码的电路。存储器：用于长期存储大量二进数据或代码的电路。集成很高。8.2存储器8.2.130

按照内部信息的存取方式可分为：随机存取存储器RAM：存放临时性的数据或中间结果。只读存储器ROM：存放永久性的、不变的数据。３．存储器的分类：静态存储器（SRAM）动态存储器（DRAM）

随机存取存储器RAM按硬件结构可分为：

只读存储器ROM按数据输入方式可分为：掩膜式存储器（ROM）可编程存储器（PROM）可擦除存储器（EPROM）按照内部信息的存取方式可分为：随机存取存储器RAM：存放临31存储单元：存储一位二进制数的最小电路；字：构成二进制信息的最小集合（1、2、4、8、16）；存储容量：存储二进制数的总量，单位：K（210=1024）。４．基本概念：存储单元：存储一位二进制数的最小电路；４．基本概念：32一、组成：存储矩阵（n行m列）行列地址译码电路片选和读写控制电路8.2.2随机存取存储器RAM

RAM：可以在任意时刻，对任意选中的存储单元进行信息的存入（写）或取出（读）的信息操作。

分类：根据内容结构不同可分为：SRAM（静态随机存取）、DRAM（动态随机存取）。

优点：读写方便，使用灵活。缺点：掉电丢失信息。一、组成：存储矩阵行列地址片选和读写8.2.2随机存取存33

当给定行和列的地址时，行和列的地址译码器分别选中相应的行线和列线，这两种输出线（行与列）的交点处的存储单元便被选中（注：选中的存储器可能是一位也可能是多位）。工作过程：

第一步：选中存储信息当给定行和列的地址时，行和列的地址译码器分别选34

如果此时读写控制电路有相应的有效信号，则实现对选中存储单元的信息进行读写操作。二、各组成的结构与工作原理1.

存储矩阵

用于存储信息的主体电路。它由若干存储单元以矩阵的形式构成。有若干行和若干列。如：存储容量为256X4=1K的存储器，它由1024个存储单元以32行和32列矩阵的形式构成的。它的一个字由4位二进制数组成。

第二步：进行读写操作如果此时读写控制电路有相应的有效信号，则实现对35列线行线字

当给定行和列的地址时，行和列的地址译码器分别选中相应的行线和列线，这两种输出线（行与列）的交点处的存储单元便被选中（注：选中的存储器可能是一位也可能是多位）。

存储器信息（字）位置的确定：列线行字当给定行和列的地址时，行和列的地址3632行×32列矩阵存储器容量：（字数）×（位数）=256×4字数：32X8=25632根行线8根列线字存储器有32条行线、8条列线；

存储器的容量计算：

该RAM存储矩阵共需要32根行选择线X0~X31和8根列选择线Y0~Y7。32行×32列矩阵存储器容量：（字数）×（位数）=256372．RAM的存储单元

按结构不同可分为:

静态存储单元SRAM、动态存储单元DRAM

利用CMOS构成的基本RS触发器来存储信息。保存的信息不易丢失，可长期保存。典型的SRAM的存储单元需要六个晶体管（三极管）构成。用于小容量、高速存储器。

利用MOS管的栅极电容C存储电荷来储存信息，电容是会漏电的，所以必须通过不停的给电容充电来维持信息，这个充电的过程叫再生或刷新（REFRESH）。由于电容的充放电是需要

静态存储单元(SRAM)

动态存储单元（DRAM）2．RAM的存储单元按结构不同可分为:利用CM38相对较长的时间的，DRAM的速度要慢于SRAM。DRAM的一个存储单元只需要一个晶体管和一个电容。因此，DRAM的成本、集成度、功耗等明显优于SRAM。3．地址译码电路地址号：存放在同一个字中的存储单元编为一组所赋予的号码。每个字赋予一个地址号，地址号的位数n应满足：2n=256（字数）。地址号由行地址码与列地址码两部分组成。行地址加列地址共8位二进数A0~A7

，可对256个字单元进行编码，这样每个字就有一个地址号了。

此存储矩阵有行32个，可用5位二进数进行编码，行地址码A0~A4从00000~11111。

此存储器有列8个，可用3位进制数进行编码，列地址码A5~A7从000~111。相对较长的时间的，DRAM的速度要慢于SRAM。DRAM的一39思考：地址号为：11100010的数据位置。多少行？多少列？10

0列地址码

地址号：00111111地址译码电路：用于将地址号转换为寻找所需存储数据的信息电路。即；通过所给的地址号可查找到所要信息。行地址译码器A4A3A2A1A0列地址译码器A5A6A711111行地址码思考：地址号为：11100010的数据位置。多少行？多少列？404．读/写与片选控制电路=1时：所有的I/O端均被禁止，不能读或写操作；=0时：相应片存储器被选中，可读或写操作。片选控制：

=1，执行读操作，存储单元中数据送输出端；

=0，执行写操作，I/O端数据写入存储单元中。读/写控制：4．读/写与片选控制电路=1时：所有的I/O端均被禁止，不41片选与读写控制电路：C.=1，G3导通，G1、G2高阻态截止。若地址A7～A0为00011111，于是位于[31，0]的存储单元所存储的信息送出到I/O端，存储器执行读操作;A.=1时，G1，G2，G3均为高阻态，芯片未选中;B.

=0时，芯片被选中;D.=0，G1、G2导通，G3高阻态截止，I/O端的数据以互补的形式出现在数据线D、上，并被存入[31，0]存储单元，存储器执行写操作。写操作读操作片选与读写控制电路：C.=1，G3导42三、集成随机存取存储器RAM电路——6116

存储容量：16K=2K（2048）×8位。地址线：

11条A0~A10；数据线：

8条I/O0～I/O7；工作方式：片选信号=0有效；控端=0、=1，实现写操作；控端=1，=0，实现读操作。6116是一种典型的动态RAM。三、集成随机存取存储器RAM电路——6116存储容量：1643四、集成随机存取存储器的扩展1．位扩展例：试用1024×1RAM扩展成1024×8RAMRAM的扩展分为：位扩展和字扩展。位扩展：前后的字数不变，因为RAM的地址线N决定字数（即字=2n），所以地址线不变。位数扩展只需将N个相同的RAM的地址线、读写线、片选线其用，输出线并行则可实现位扩展。

确定所需1024×1RAM的片数为:

N=总存储容量÷片存储容量=8(片)解：四、集成随机存取存储器的扩展1．位扩展例：试用1024×1R442．字扩展字扩展则改变地址线N的数量，符合：字=2n关系。例：试用256×4RAM扩展成1024×4存储器

确定所需的256×4RAM的片数为：

N=总存储容量÷1片存储容量=4片

确定地址线的根数：字数从256（28）扩展为1024（210），由此地址线应从8根扩展为10根。

寻址范围：0000000000~1111111111（000H~3FFH)

地址线扩展的方法：利用一个2线4线译码器接到各片的片选线。解：2．字扩展字扩展则改变地址线N的数量，符合：字=2n关系4500110101101000001100110001101011010000011001100011010110100000110011000110101101000001100110第1片第2片第3片第4片00000000000011111111010000000001111111111000000000101111111111000000001111111111组合后地址号组合前地址号0000000011111111000000001111111100000000111111110000000011111111字扩展原理：字扩展需要增加2位地址号，地址线满足：210=102400110101101000001100110001101046片1寻址范围:0000000000B~0011111111B(000H~0FFH)片2寻址范围:0100000000B~0111111111B(100H~1FFH)片3寻址范围:1000000000B~1011111111B(200H~2FFH)片4寻址范围:1100000000B~1111111111B(300H~3FFH)I/O口并联读写线并联片选线作为地址线扩展

各片存储器的地址范围：片1寻址范围:0000000000B~001111473．字位同时扩展例：

试把64×2RAM扩展为256×4存储器

N=总存储容量/一片存储容量==8（片）

解：

字扩展所需片数:64×4RAM256×4RAM，需4片64×4RAM组成256×4RAM；字数由64扩展为256，地址线由原来的6条A5～A0扩展为8条A7～A0。

位扩展所需片数:64×2RAM64×4RAM，需两片64×2RAM组成64×4RAM；

确定芯片的总片数N：256×4RAM需64×2RAM的芯片数为:3．字位同时扩展例：试把64×2RAM扩展为256×4存48地址范围：00H~3FH地址范围：40H~73FH

地址范围：80H~BFH

地址范围：CFH~FFH

地址范围：00H~3FH地址范围：40H~73F498.2.3只读存储器ROM一、组成地址译码器；存储矩阵；输出电路。

ROM：只读存储器所存储的内容一般是固定不变的，正常工作时只能读数，不能写入，并且在断电后不丢失其中存储的内容，故称为只读存储器。

分类：掩膜存储器、可编程存储器（PROM）、可改写存储器（EPRPM、EOROM、FlashMemory)。8.2.3只读存储器ROM一、组成

ROM：只读存储器所50二、只读ROM结构和工作原理

1.掩膜ROM

掩膜ROM又称为固定式ROM。在制造时，生产厂家利用掩膜技术的信息写入存储器中。存储信息是一次性的。二极管式掩膜ROM结构：存储矩阵：由二极管组成的存储单元组成。地址译码器：选中存储单元中相应信息。输出缓冲器：提高负载能力、输出相应信息（注是三态控制）。字线数据或位线二、只读ROM结构和工作原理1.掩膜ROM二极管式掩膜R51A0A1W0W1W2W3001000010100100010110001各单元存储信息地址译码器输出10100101高电平A1

A0D3

D2

D1

D000010101101110010011111000地址号存储单元的信息状态，由接入或不接入相应的二极管决定。有二极管存储信息为1，反之为0。

工作原理分析：A0A1W0W1W2W300100001010010001052可实现存储信息的编写。在编程前，存储矩阵中的全部存储单元的熔丝都是连通的，即每个单元存储的都是1。2．可编程只读存储器（PROM）

PROM的可编程存储单元熔丝用户可根据需要，借助一定的编程工具，将某些存储单元上的熔丝用大电流烧断，该单元存储的内容就变为0，此过程称为编程。熔丝烧断后不能再接上，故PROM只能进行一次编程。可实现存储信息的编写。在编程前，存储矩阵中的全部存储单533．可擦可编程ROM（EPROM）EPROM的另外一种广泛使用的存储器。EPROM可以根据用户要求写入信息，从而长期使用。当不需要原有信息时，也可以擦除后重写。若要擦去所写入的内容，可用EPROM擦除器产生的强紫外线，对EPROM照射20分钟左右，使全部存储单元恢复“1”，以便用户重新编写。

常用的EPROM2716、2732、…27512，即标号为27××××的芯片都是EPROM。实训中使用的2764就属于这一类型。3．可擦可编程ROM（EPROM）EPROM的另外一种54E2PROM是近年来被广泛重视的一种只读存储器，它称为电擦除可编程只读存储器，又可写为EEPROM。主要特点是能在应用系统中进行在线改写，并能在断电的情况下保存数据而不需保护电源。特别是最近的+5V电擦除E2PROM，通常不需单独的擦除操作，可在写入过程中自动擦除，使用非常方便。28××××系列的芯片都是E2PROM。4．可擦可编程ROM（

E2PROM）E2PROM是近年来被广泛重视的一种只读存储器，它称为55三、集成只读存储器ROM电路——2764

存储容量：64K=8K×8位。共213个存储单元。地址线：

13条A0~A12；数据线：

8条I/O0～I/O7；控制线：CE、OE、PGM；编程电压：VPP。工作状态：五种2764是一种典型的EPROM。三、集成只读存储器ROM电路——2764存储容量：64K=56操作方式CEOEPGMVPPVCC功能编程写入01025V5V写入信息读出数据0015V5V读出信息低功耗维持1XX5V5V输出端为高阻态编程校验00125V5V数据读出编程禁止1XX25V5V输出端为高阻态2764功能表操作方式CEOEPGMVPP57四、只读存储器的应用1．存储数据、程序单片机外部程序存储器：单片机外部数据存储器：四、只读存储器的应用1．存储数据、程序单片机外部程序存储器：58例：试用ROM实现下列各函数：2．实现逻辑函数解：根据逻辑函数的变量数，确定选用16X4的PROM。写出所有最小项表达式：例：试用ROM实现下列各函数：2．实现逻辑函数解：根据逻辑函59存储器矩阵接线图：Y1Y1Y1Y4存储器矩阵接线图：Y1Y1Y1Y4608.3寄存器与存储器例表类型型号类型说明存储器6116、6164、6264、2114、2116RAM2716、2732、2764、27128、27246、27512EPROM2864E2PROM29BV010、29BV020、29BV040FlashMemory24C00、24C01、24AA01、24LC21、24LC21A、24LC41A、24LCS61I2CEPROM37LV65、37LV36、37LV128串型EPROM8.3寄存器与存储器例表类型型号类型说61类型型号类型说明移位寄存器1648位移位寄存器（串行输入、并行输出）1658位移位寄存器（并行输入、串行输出）1944位双向移位寄存器（并行存储）1954位双向移位寄存器（并行存储、J、K输入）2998位双向移位寄存器（3S）5898位移位寄存器（3S、并行输入、串行输出）5958位移位寄存器（3S、串行输入、串并行输出、输入锁存）5978位移位寄存器（串并行输入、串行输出、输入锁存）类型型号类型说明1648位移位62类型型号类型说明锁存器1734D锁存器(3S)1746D锁存器(上升沿触发)1754D锁存器(上升沿触发)2598位可寻址锁存器(电平触发)2738D锁存器(上升沿触发)3734D锁存器(3S、高电平触发)3744D锁存器(3S、上升沿触发)5334D锁存器(3S、高电平触发、Q非输出)5344D锁存器(3S、上升沿触发、Q非输出)5634D锁存器(3S、高电平触发、Q非输出)5644D锁存器(3S、上升沿触发、Q非输出)5734D锁存器(3S、高电平触发)5744D锁存器(3S、上升沿触发)类型型号类型说明1734D锁存器(3S)1763本章小结寄存器是利用触发器来接收、存储和发送数据的。一个触发器可以构成一个最基本的寄存1位数据的逻辑单元。基本触发器一般具有置数、清零、存储、三态输出等功能。移位寄存器除能将数据存储外，还能将寄存的数据按一定方向传输。移位寄存器的并入并出、串入串出两种不同的输入阻抗、输出阻抗形式，具有加载数、左移侠、右移侠等多种功能。寄存器在数字电路中得到广泛的应用。如构成序列信号发生器、计数器、数据缓冲、分频器等。本章小结寄存器是利用触发器来接收、存储和发送数据的。一个触发64存储器是用于大量与长期存取信息的单元电路，它分为ROM、RAM。RAM是随机存取器，其存储的信息在电源断电后则消失。因而是一种易失性的读写存储器。其存储单元主要有静态和动态两在类，静态RAM的信息可以长久保持，而动态PAM必须定期刷新。ROM是一种非易失性的存储器，它存储的是固定的信息，只能被读出。常见的有固定式ROM、PRIM、EPROMEEPROM等。随着大规模集成电路的广泛使用，利用ROM来构成各种组合、时序逻辑电路越来越具有吸引力。寄存器与存储器课件65作业题7.1、7.2、7.4、7.6、7.7、7.8作业题7.1、7.2、7.4、7.6、7.7、7.866项目八

寄存器与存储器及应用

8.1寄存器8.2存储器

8.3寄存器与存储器例表

本章小结项目八寄存器与存储器及应用8.1寄存器67主要内容

寄存器的功能、分类、结构、工作原理；存储器的功能、分类、结构、工作原理；寄存器、存储器的应用。主要技能

寄存器与存储器的正确使用技能和功能测试技能；熟练应用寄存器和存储器构成具特定功能的逻辑电路；能完成电路的安装与功能调试。主要内容

寄存器的功能、分类、结构、工作原理；主要技能寄68基本概念

寄存器；移位寄存器；序列信号；随机存取存储器；只读存储器。基本概念

寄存器；69---000000----0001---000100----0010----00000----0100---001100----1000---0100---0101--------10---0001-------01---0010111---111---10---0101存储器存储预置数0101010101010101译位寄存器设计项目广告灯控制电路---000000----0001---000100----70寄存器：用于暂时存储二进制数据或代码的电路。存储器：用于长期存储大量二进数据或代码的电路。集成很高。寄存器与存储器的区别：寄存器：用于暂时存储二进制数据或代码的电路。寄存器与存储器的718.1.1寄存器的结构、原理一、基本寄存器仅有并入、并出存取数据功能的寄存器。1.组成：

N个D触发器构成。寄存器：用于暂时存储二进制数据与代码的电路。分类：基本寄存器、移位寄存器。组成：触发器和门电路。一个触发器能存放一位二进制数码；N个触发器可以存放N位二进制数码。8.1寄存器及应用8.1.1寄存器的结构、原理一、基本寄存器寄存器：用于72控制时钟脉冲端输入输出端

数码输入端

010101012.工作原理

=0,异步清零。

CP不为上升沿时，=1,寄存器输出保持不变

CP

上升沿时，且=1,输入端D0-D3送寄存器。控制时钟输出端数码输入端010101012.工作原理

73二、具有锁存功能的寄存器1.锁存器的结构及工作原理CP---即为送数脉冲输入端，又为锁存控制信号输入端，即使能信号，低电平有效。当CP=1时，D数据输入不影响电路的状态，电路锁定原数据。即当使能信号结束后（锁存），数据被锁住，输出状态保持不变。当CP=0时，Q=D，电路接收输入数据；即当使能信号到来（不锁存数据）时，输出端的信号随输入信号变化；由D锁存器组成。二、具有锁存功能的寄存器CP---即为送数脉冲输入端，又为锁74

锁存器具有接收、存放、输出和清除数码的功能，在接收指令（在计算机中称为写指令）控制下，将数据送入寄存器存放；需要时可在输出指令（读出指令）控制下，将数据由寄存器输出。2.集成数码锁存器74LS373

74LS373是——8位数据锁存器。锁存器具有接收、存放、输出和清除数码的功能，在7574LS373功能表输入输出CDQ0111010000XQ0（被锁存状态）1XXZ（高阻态）

0C为三态控制端（低电平有效）：当0C=1时，输出为高阻态；当0C=0时，8个数据传送到输出端C为锁存控制输入端（高电平有效）：当C=0时，保持输入端数据不变，当C=1时，接收输入端数据。74LS373功能表输入输出CDQ011176三、移位寄存器

移位寄存器：存储数据，所存数据可在移位脉冲作用下逐位左移或右移。即实现串入串出。在数字电路系统中，由于运算（如:二进制的乘除法）的需要，常常要求实现移位功能。分类：单向移位、双向移位。1．单向移位寄存器（1）右移位寄存器

串行数据输入同步移位时钟输入端

清零端

三、移位寄存器移位寄存器：存储数据，所存数据可在移位771000工作过程：11001234假设要传送数据1011。110101011101串入串出：前触发器输出端Q与后数据输入端D相连接。当时钟到时，加至串行输入端DSR的数据送Q0，同时Q0的数据右移至Q1，Q1的数据右移至Q2，以此类推。将数码1101右移串行输入给寄存器共需要4个移位脉冲Q3可串行输出从输入端DSR存入的数据，4个移位脉冲后收到第一个数据，要全部输出共需8个移位脉冲。1000工作过程：11001234假设要传送数据1011。178时序图：

并行输出串行输出时序图：并行输出串行输出792.具有并入并出、串入串出功能的移位寄存器：1101111011并入并出：当IE=1时，在时钟脉冲CP的作用下并行数据输入端D0~D3的数会存入寄存器Q0~Q3。串入串出：原理与前述相同，略。2.具有并入并出、串入串出功能的移位寄存器：1101111803.集成双向移位寄存器——74LS19474LS194是四位双向移位寄存器。DSR:

右移串行数据输入端DSL:

左移串行数据输入端D0~D3:并行数据输入端Q0~Q3:

数据输出端CP:时钟输入端（上升沿有效）S0、S1:

工作方式控制端

:数据清0输入端（低电平清0）RD引脚及功能简介：3.集成双向移位寄存器——74LS19474LS194是四8174LS194功能表

输入输出CRS1S0CPDSLDSRD0D1D2D3Q0Q1Q2Q3功能0XXXXXXXXX0000异步清零1XX0XXXXXX保持保持100XXXXXXX保持保持101X1XXXX1Q0Q1Q2右移输入1101X0XXXX0Q0Q1Q2右移输入01101XXXXXQ1Q2Q31左移输入11100XXXXXQ1Q2Q30左移输入0111XXD0D1D2D3D0D1D2D3并入并出工作方式控制端S1S0区分四种功能：S1S0=00、保持；S1S0=10、左移存储；

S1S0=01、右移存储；S1S0=11并入并出．74LS194功能表输828.1.2移位寄存器的应用一、移位寄存器构成序列脉冲发生器

序列信号：是在同步脉冲的作用下按一定周期循环产生的一串二进制信号。如：0111-----0111，每4位重复一次，称为4位序列信号。

序列脉冲信号广泛用于数字设备测试、通信和遥控中的识别信号或基准信号等。移位寄存器组成的8位序列信号发生器，序列信号为：000011118.1.2移位寄存器的应用一、移位寄存器构成序列脉冲发83电路产生的序列信号为：00001111工作原理分析：S1S0=01，为右移方式，Q3作为输出端。首先令CR＝0，输出端全为零，Q3非后送DSR，则DSR为1；然后；连续送入移位脉冲，各输出状态的如表所示规模变化。CPDSRQ0Q1Q2Q310000111000211100311110401111500111600011700001810000状态表电路产生的序列信号为：工作原理分析：S1S0=084产生序列信号的关键：是从移位寄存器的输出端引出一个反馈信号送至串行输入端，反馈电路由组合逻辑门电路构成。n位移位寄存器构成的序列信号发生器产生的序列信号的最大长度P=2n。产生序列信号的关键：是从移位寄存器的输出端引出一个反85思考:下列两个序列信号的形式.(1)(2)思考:下列两个序列信号的形式.(1)(2)860000→0001→0011→0111↑↓1000←1100←1110←1111电路清零以后，在连续脉冲的作用下，数据右移，Q3Q2Q1Q0的数据依次为：有8种不同的状态输出。如果译码器将这8种状态译成0～7共8个数字，则，上述电路就构成8进制计数器。注：此处译码器不是LED管显示译码器。

计数前，如果不清零，由于随机性，随着计数脉冲的到来，Q3Q2Q1Q0

的状态可能进入如下的无效循环：0100→1001→0010→0101→1011→0110→1101→1010二、移位寄存构成计数器工作原理分析：0000→0001→0011→0111电路清零以后，在连续脉87无效循环：译码器无法对八种状态译码，我们把这种循环称为无效循环。因此，不允许寄存器工作在这种循环状态。改进电路：当n=4时，反馈逻辑表达式为。当n=8时，反馈逻辑表达式为。计数器的最大长度：N=2n-1无效循环：译码器无法对八种状态译码，我们把这种循环称为无效循88三、数据显示锁存器

在计数显示电路中，如果计数器的计数值变化的速度很快，人眼则无法辨认显示的字符。如：信号源频率显示器。

在计数器和译码器之间加入锁存器，就可控制数据显示的时间。若锁存信号C＝0时，数据被锁存，译码显示电路稳定显示锁存的数据。若锁存信号C＝1时，显示值随数据变化而变化，时实显示。工作原理分析：三、数据显示锁存器在计数显示电路中，如果计数器的计数值89四、移位寄存器构成分频器在数字系统中，常常需要获得不同频率的时钟或基准信号，其方法一般是对系统主时钟信号进行分频。在计数器一章中，我们已讨论了利用计数器实现n分频。既然寄存器可以构成计数器，利用移位寄存器也可以实现分频，分频器有固定分频和可编程分频。1.固定比分频器从序列信号发生器的Q3的输出波形，不难发现，Q3

波形的频率恰为时钟波形频率的1/8。显然采用不同的反馈逻辑，可以构成不同的固定比分频器。四、移位寄存器构成分频器在数字系统中，常常需要获得不902.可编程分频器

可编程分频器：指分频器的分频比可以受程序控制。2.可编程分频器可编程分频器：指分频器的分频比可以受程序91电路的结构特点：两片74LS194的S1=1，。

若S1S0=10，则74LS194工作在左移位状态，S1S0=11，则74LS194工作在并行置数状态。74LS138的8个输出端接两

片74LS194的并行输入数据端。由于74LS138的输出状态，由输入端ABC决定，故移位的数据是可变化的。以下是可编程分频器的工作过程演示：工作原理分析：电路的结构特点：两片74LS194的S1=1，92011111011111110111111101111432CP1101111111101111100000000清零S1S0=11；并行置数。S1S0=10；左移传送。01111111S1S0=11；并行置数。0111011111110111111101111432CP93

小结:74LS138译码器地址输入端A2A1A0（CBA）的取值，决定了分频比，将CBA代表的二进制数转换成十进制数再加1，即为分频系数。思考：若ABC=000,001、---111分别是多少分频器？4分频波形

分频器的输出波形：小结:74LS138译码器地址输入端A2A1A0（CB94作业题6.4、6.5、6.6作业题6.4、6.5、6.6958.2存储器8.2.1存储器的概述半导体存储器的优点：容量大、体积小、功耗低、存取速度快、使用寿命长等。穿孔卡片磁芯存储器半导体存储器纸带１．存储器：用于长期存储大量数据、资料及运算程序等二进信息的单元。２．发展：寄存器与存储器的区别：寄存器：用于暂时存储二进制数据或代码的电路。存储器：用于长期存储大量二进数据或代码的电路。集成很高。8.2存储器8.2.196

按照内部信息的存取方式可分为：随机存取存储器RAM：存放临时性的数据或中间结果。只读存储器ROM：存放永久性的、不变的数据。３．存储器的分类：静态存储器（SRAM）动态存储器（DRAM）

随机存取存储器RAM按硬件结构可分为：

只读存储器ROM按数据输入方式可分为：掩膜式存储器（ROM）可编程存储器（PROM）可擦除存储器（EPROM）按照内部信息的存取方式可分为：随机存取存储器RAM：存放临97存储单元：存储一位二进制数的最小电路；字：构成二进制信息的最小集合（1、2、4、8、16）；存储容量：存储二进制数的总量，单位：K（210=1024）。４．基本概念：存储单元：存储一位二进制数的最小电路；４．基本概念：98一、组成：存储矩阵（n行m列）行列地址译码电路片选和读写控制电路8.2.2随机存取存储器RAM

RAM：可以在任意时刻，对任意选中的存储单元进行信息的存入（写）或取出（读）的信息操作。

分类：根据内容结构不同可分为：SRAM（静态随机存取）、DRAM（动态随机存取）。

优点：读写方便，使用灵活。缺点：掉电丢失信息。一、组成：存储矩阵行列地址片选和读写8.2.2随机存取存99

当给定行和列的地址时，行和列的地址译码器分别选中相应的行线和列线，这两种输出线（行与列）的交点处的存储单元便被选中（注：选中的存储器可能是一位也可能是多位）。工作过程：

第一步：选中存储信息当给定行和列的地址时，行和列的地址译码器分别选100

如果此时读写控制电路有相应的有效信号，则实现对选中存储单元的信息进行读写操作。二、各组成的结构与工作原理1.

存储矩阵

用于存储信息的主体电路。它由若干存储单元以矩阵的形式构成。有若干行和若干列。如：存储容量为256X4=1K的存储器，它由1024个存储单元以32行和32列矩阵的形式构成的。它的一个字由4位二进制数组成。

第二步：进行读写操作如果此时读写控制电路有相应的有效信号，则实现对101列线行线字

当给定行和列的地址时，行和列的地址译码器分别选中相应的行线和列线，这两种输出线（行与列）的交点处的存储单元便被选中（注：选中的存储器可能是一位也可能是多位）。

存储器信息（字）位置的确定：列线行字当给定行和列的地址时，行和列的地址10232行×32列矩阵存储器容量：（字数）×（位数）=256×4字数：32X8=25632根行线8根列线字存储器有32条行线、8条列线；

存储器的容量计算：

该RAM存储矩阵共需要32根行选择线X0~X31和8根列选择线Y0~Y7。32行×32列矩阵存储器容量：（字数）×（位数）=2561032．RAM的存储单元

按结构不同可分为:

静态存储单元SRAM、动态存储单元DRAM

利用CMOS构成的基本RS触发器来存储信息。保存的信息不易丢失，可长期保存。典型的SRAM的存储单元需要六个晶体管（三极管）构成。用于小容量、高速存储器。

利用MOS管的栅极电容C存储电荷来储存信息，电容是会漏电的，所以必须通过不停的给电容充电来维持信息，这个充电的过程叫再生或刷新（REFRESH）。由于电容的充放电是需要

静态存储单元(SRAM)

动态存储单元（DRAM）2．RAM的存储单元按结构不同可分为:利用CM104相对较长的时间的，DRAM的速度要慢于SRAM。DRAM的一个存储单元只需要一个晶体管和一个电容。因此，DRAM的成本、集成度、功耗等明显优于SRAM。3．地址译码电路地址号：存放在同一个字中的存储单元编为一组所赋予的号码。每个字赋予一个地址号，地址号的位数n应满足：2n=256（字数）。地址号由行地址码与列地址码两部分组成。行地址加列地址共8位二进数A0~A7

，可对256个字单元进行编码，这样每个字就有一个地址号了。

此存储矩阵有行32个，可用5位二进数进行编码，行地址码A0~A4从00000~11111。

此存储器有列8个，可用3位进制数进行编码，列地址码A5~A7从000~111。相对较长的时间的，DRAM的速度要慢于SRAM。DRAM的一105思考：地址号为：11100010的数据位置。多少行？多少列？10

0列地址码

地址号：00111111地址译码电路：用于将地址号转换为寻找所需存储数据的信息电路。即；通过所给的地址号可查找到所要信息。行地址译码器A4A3A2A1A0列地址译码器A5A6A711111行地址码思考：地址号为：11100010的数据位置。多少行？多少列？1064．读/写与片选控制电路=1时：所有的I/O端均被禁止，不能读或写操作；=0时：相应片存储器被选中，可读或写操作。片选控制：

=1，执行读操作，存储单元中数据送输出端；

=0，执行写操作，I/O端数据写入存储单元中。读/写控制：4．读/写与片选控制电路=1时：所有的I/O端均被禁止，不107片选与读写控制电路：C.=1，G3导通，G1、G2高阻态截止。若地址A7～A0为00011111，于是位于[31，0]的存储单元所存储的信息送出到I/O端，存储器执行读操作;A.=1时，G1，G2，G3均为高阻态，芯片未选中;B.

=0时，芯片被选中;D.=0，G1、G2导通，G3高阻态截止，I/O端的数据以互补的形式出现在数据线D、上，并被存入[31，0]存储单元，存储器执行写操作。写操作读操作片选与读写控制电路：C.=1，G3导108三、集成随机存取存储器RAM电路——6116

存储容量：16K=2K（2048）×8位。地址线：

11条A0~A10；数据线：

8条I/O0～I/O7；工作方式：片选信号=0有效；控端=0、=1，实现写操作；控端=1，=0，实现读操作。6116是一种典型的动态RAM。三、集成随机存取存储器RAM电路——6116存储容量：16109四、集成随机存取存储器的扩展1．位扩展例：试用1024×1RAM扩展成1024×8RAMRAM的扩展分为：位扩展和字扩展。位扩展：前后的字数不变，因为RAM的地址线N决定字数（即字=2n），所以地址线不变。位数扩展只需将N个相同的RAM的地址线、读写线、片选线其用，输出线并行则可实现位扩展。

确定所需1024×1RAM的片数为:

N=总存储容量÷片存储容量=8(片)解：四、集成随机存取存储器的扩展1．位扩展例：试用1024×1R1102．字扩展字扩展则改变地址线N的数量，符合：字=2n关系。例：试用256×4RAM扩展成1024×4存储器

确定所需的256×4RAM的片数为：

N=总存储容量÷1片存储容量=4片

确定地址线的根数：字数从256（28）扩展为1024（210），由此地址线应从8根扩展为10根。

寻址范围：0000000000~1111111111（000H~3FFH)

地址线扩展的方法：利用一个2线4线译码器接到各片的片选线。解：2．字扩展字扩展则改变地址线N的数量，符合：字=2n关系11100110101101000001100110001101011010000011001100011010110100000110011000110101101000001100110第1片第2片第3片第4片00000000000011111111010000000001111111111000000000101111111111000000001111111111组合后地址号组合前地址号0000000011111111000000001111111100000000111111110000000011111111字扩展原理：字扩展需要增加2位地址号，地址线满足：210=1024001101011010000011001100011010112片1寻址范围:0000000000B~0011111111B(000H~0FFH)片2寻址范围:0100000000B~0111111111B(100H~1FFH)片3寻址范围:1000000000B~1011111111B(200H~2FFH)片4寻址范围:1100000000B~1111111111B(300H~3FFH)I/O口并联读写线并联片选线作为地址线扩展

各片存储器的地址范围：片1寻址范围:0000000000B~0011111133．字位同时扩展例：

试把64×2RAM扩展为256×4存储器

N=总存储容量/一片存储容量==8（片）

解：

字扩展所需片数:64×4RAM256×4RAM，需4片64×4RAM组成256×4RAM；字数由64扩展为256，地址线由原来的6条A5～A0扩展为8条A7～A0。

位扩展所需片数:64×2RAM64×4RAM，需两片64×2RAM组成64×4RAM；

确定芯片的总片数N：256×4RAM需64×2RAM的芯片数为:3．字位同时扩展例：试把64×2RAM扩展为256×4存114地址范围：00H~3FH地址范围：40H~73FH

地址范围：80H~BFH

地址范围：CFH~FFH

地址范围：00H~3FH地址范围：40H~73F1158.2.3只读存储器ROM一、组成地址译码器；存储矩阵；输出电路。

ROM：只读存储器所存储的内容一般是固定不变的，正常工作时只能读数，不能写入，并且在断电后不丢失其中存储的内容，故称为只读存储器。

分类：掩膜存储器、可编程存储器（PROM）、可改写存储器（EPRPM、EOROM、FlashMemory)。8.2.3只读存储器ROM一、组成

ROM：只读存储器所116二、只读ROM结构和工作原理

1.掩膜ROM

掩膜ROM又称为固定式ROM。在制造时，生产厂家利用掩膜技术的信息写入存储器中。存储信息是一次性的。二极管式掩膜ROM结构：存储矩阵：由二极管组成的存储单元组成。地址译码器：选中存储单元中相应信息。输出缓冲器：提高负载能力、输出相应信息（注是三态控制）。字线数据或位线二、只读ROM结构和工作原理1.掩膜ROM二极管式掩膜R117A0A1W0W1W2W3001000010100100010110001各单元存储信息地址译码器输出10100101高电平A1

A0D3

D2

D1

D000010101101110010011111000地址号存储单元的信息状态，由接入或不接入相应的二极管决定。有二极管存储信息为1，反之为0。

工作原理分析：A0A1W0W1W2W3001000010100100010118可实现存储信息的编写。在编程前，存储矩阵中的全部存储单元的熔丝都是连通的，即每个单元存储的都是1。2．可编程只读存储器（PROM）

PROM的可编程存储单元熔丝用户可根据需要，借助一定的编程工具，将某些存储单元上的熔丝用大电流烧断，该单