基于FPGA的直扩信号发生器设计与仿真

成绩评定表学生姓名崔欢欢班级学号1103030201专业电子信息工程课程设计题目基于FPGA的直扩信号发生器设计与仿真评语组长签字：成绩日期20年月日课程设计任务书学院信息科学与工程学院专业电子信息工程学生姓名崔欢欢班级学号1103030201课程设计题目基于FPGA的直扩信号发生器设计与仿真实践教学要求与任务:完成基于FPGA的直扩信号发生器设计与仿真，实现时钟分频、伪随机序列产生、扩频、载波信号产生和BPSK功能，满足下列指标：采样频率:100MHz；基带信息速率：50Hz；伪随机序列速率：1MHz；载波频率：10MHz。工作计划与进度安排:1~4学时：布置题目，查找资料；5~8学时：学习ISE开发软件和modelsim仿真软件应用；9~12学时：进行DSSS信号发生器设计与仿真；13~16学时：调试程序，撰写报告。指导教师：201年月日专业负责人：201年月日学院教学副院长：201年月日沈阳理工大学课程设计课程设计目的及要求1.1目标1）基于FPGA的直扩信号发生器设计与仿真，熟悉编码的原理及作用，学会时钟频率的分频，BPSK的功能。2）掌握ISE.12.0的FPGA设计及使用modelsim的仿真。1.2要求基于FPGA的直扩信号发生器设计与仿真，实现时钟分频、伪随机序列产生、扩频、载波信号产生和BPSK功能，满足下列指标：采样频率:100MHz；基带信息速率：50Hz；伪随机序列速率：1MHz；载波频率：10MHz。2开发环境2.1系统环境WindowsXP2.2开发软件（Xilinx

ISE12.2、modelsim10.1）2.2.1Xilinx

ISE12.2 Xilinx

ISE12.2是硬件设计工具。相对容易使用的、首屈一指的PLD设计环境，ISE将先进的技术与灵活性、易使用性的图形界面结合在一起，达到最佳的硬件设计。ISE工程设计流程具体分为五个步骤：即输入、综合、实现、验证、下载图形或文本输入(DesignEntry)图形或文本输入包括原理图、状态机、波形图、硬件描述语言（HDL），是工程设计的第一步，ISE集成的设计工具主要包括HDL编辑器（HDLEditor）、状态机编辑器（StateCAD）、原理图编辑器（ECS）、IP核生成器（CoreGenerator）和测试激励生成器（HDLBencher）等。常用的设计输入方法是硬件描述语言（HDL）和原理图设计输入方法。原理图输入是一种常用的基本的输入方法，其是利用元件库的图形符号和连接线在ISE软件的图形编辑器中作出设计原理图，ISE中设置了具有各种电路元件的元件库，包括各种门电路、触发器、锁存器、计数器、各种中规模电路、各种功能较强的宏功能块等用户只要点击这些器件就能调入图形编辑器中。这种方法的优点是直观、便于理解、元件库资源丰富。但是在大型设计中，这种方法的可维护性差，不利于模块建设与重用。更主要的缺点是：当所选用芯片升级换代后，所有的原理图都要作相应的改动。故在ISE软件中一般不利用此种方法。为了克服原理图输入方法的缺点，目前在大型工程设计中，在ISE软件中常用的设计方法是HDL设计输入法，其中影响最为广泛的HDL语言是VHDL和VerilogHDL。它们的共同优点是利于由顶向下设计，利于模块的划分与复用，可移植性好，通用性强，设计不因芯片的工艺和结构的变化而变化，更利于向ASIC的移植，故在ISE软件中推荐使用HDL设计输入法。波形输入及状态机输入方法是两种最常用的辅助设计输入方法，使用波形输入法时，只要绘制出激励波形的输出波形，ISE软件就能自动地根据响应关系进行设计；而使用状态机输入时，只需设计者画出状态转移图，ISE软件就能生成相应的HDL代码或者原理图，使用十分方便。其中ISE工具包中的StateCAD就能完成状态机输入的功能。2）综合（Synthesis）综合是将行为和功能层次表达的电子系统转化为低层次模块的组合。一般来说，综合是针对VHDL来说的，即将VHDL描述的模型、算法、行为和功能描述转换为FPGA/CPLD基本结构相对应的网表文件，即构成对应的映射关系。在XilinxISE中，综合工具主要有Synplicity公司的Synplify/SynplifyPro，Synopsys公司的FPGACompilerII/Express，ExemplarLogic公司的LeonardoSpectrum和XilinxISE中的XST等，它们是指将HDL语言、原理图等设计输入翻译成由与、或、非门，RAM，寄存器等基本逻辑单元组成的逻辑连接（网表），并根据目标与要求优化所形成的逻辑连接，输出edf和edn等文件，供CPLD/FPGA厂家的布局布线器进行实现。3）实现(Implementation)实现是根据所选的芯片的型号将综合输出的逻辑网表适配到具体器件上。XilinxISE的实现过程分为：翻译（Translate）、映射（Map）、布局布线（Place&Route）等3个步骤。ISE集成的实现工具主要有约束编辑器（ConstraintsEditor）、引脚与区域约束编辑器（PACE）、时序分析器（TimingAnalyzer）、FPGA底层编辑器（FGPAEditor）、芯片观察窗（ChipViewer）和布局规划器（Floorplanner）等。4）验证（Verification）验证(Verification)包含综合后仿真和功能仿真（Simulation）等。功能仿真就是对设计电路的逻辑功能进行模拟测试，看其是否满足设计要求，通常是通过波形图直观地显示输入信号与输出信号之间的关系。综合后仿真在针对目标器件进行适配之后进行，综合后仿真接近真实器件的特性进行，能精确给出输入与输出之间的信号延时数据。ISE可结合第三方软件进行仿真，常用的工具如ModelTech公司的仿真工具ModelSim和测试激励生成器HDLBencher，Synopsys公司的VCS等。通过仿真能及时发现设计中的错误，加快设计中的错误，加快设计进度，提高设计的可靠性。每个仿真步骤如果出现问题，就需要根据错误的定位返回到相应的步骤更改或者重新设计。5）下载（Download）下载（Download）即编程（Program）设计开发的最后步骤就是将已经仿真实现的程序下载到开发板上，进行在线调试或者说将生成的配置文件写入芯片中进行测试。在ISE中对应的工具是iMPACT。2.2.2modelsim10.1ModelSim是优秀的HDL语言仿真软件，能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速度快，编译的代码与平台无关，便于保护IP核，个性化的图形界面和用户接口，为用户加快调错提供强有力的手段，是FPGA/ASIC设计的首选仿真软件。主要特点RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真；单内核VHDL和Verilog混合仿真；源代码模版和助手，项目管理；集成了性能分析、波形比较、代码覆盖、数据流ChaseX、SignalSpy、虚拟对象VirtualObject、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能；C和Tcl/Tk接口，C调试；对SystemC的直接支持，和HDL任意混合；支持SystemVerilog的设计功能；对系统级描述语言的最全面支持，SystemVerilog，SystemC，PSL；ASICSignoff。ModelSim分几种不同的版本：SE、PE、LE和OEM，其中SE是最高级的版本，而集成在Actel、Atmel、Altera、Xilinx以及Lattice等FPGA厂商设计工具中的均是其OEM版本。SE版和OEM版在功能和性能方面有较大差别，比如对于大家都关心的仿真速度问题，以Xilinx公司提供的OEM版本ModelSimXE为例，对于代码少于40000行的设计，ModelSimSE比ModelSimXE要快10倍；对于代码超过40000行的设计，ModelSimSE要比ModelSimXE快近40倍。ModelSimSE支持PC、UNIX和LINUX混合平台；提供全面完善以及高性能的验证功能；全面支持业界广泛的标准；MentorGraphics公司提供业界最好的技术支持与服务。3.开发过程3.1FPGAFPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。主要特点1）采用FPGA设计ASIC电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC电路的中试样片。3）FPGA内部有丰富的触发器和I/O引脚。4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。5)FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。3.2原理分析CDMA是码分多址的英文缩写(CodeDivisionMultipleAccess)，它是在数字技术的分支--扩频通信技术上发展起来的一种崭新而成熟的无线通信技术。CDMA技术的原理是基于扩频技术，即将需传送的具有一定信号带宽信息数据，用一个带宽远大于信号带宽的高速伪随机码进行调制，使原数据信号的带宽被扩展，再经载波调制并发送出去，如图所示:GPS信号采用L波段作为载波，主要是因为其独有的频段特性：L波段的频率占用率低于其他频段，不易发生频率冲突，利于导航定位测量；GPS卫星采用天线直接序列扩频通信技术发送导航电文，信号带宽高达20MHz左右，在占用率低的L波段上，易于传送扩频后的宽带信号；卫星在约20000km的高空运行，卫星信号的载波频率越高，多普勒频移就越大，有利于测量用户的行驶速度；GPS系统使用L波段的信号工作波长为19cm和24cm，降低了信号在传输过程中的大气衰减，利于用较经济的接收设备测量GPS信号。关键模块设计图如下：4设计仿真4.1设计步骤4.1.1建立工程图1建立工程4.1.2简历模板图2建立模板4.1.3建立测试文件图3建立测试文件4.1.4建立IP核图4建立IP核4.1.5建立顶层文件图5建立顶层文件图6建立顶层文件图7建立顶层文件图8建立顶层文件4.2仿真结果图1仿真结果图2仿真结果图3仿真结果采样频率:100MHz；基带信息速率：50Hz；伪随机序列速率：1MHz；载波频率：10MHz。5心得体会首先，必须感谢在课程设计过程中帮我解答各种疑问的老师和同学，感谢他们使我能够及时并且很好的完成了老师交给我的题目。其次，这次的课程设计把更多的通信知识介绍给了我，让我能够从原理从根本上更好